单项选择题

某C语言程序段如下：for(i=0；i〈=9；i++){temp=1：for(j=0；j〈=i；j++)temp*=a[j]；sum+=temp；}下列关于数组a的访问局部性的描述中，正确的是（）

A.时间局部性和空间局部性皆有
B.无时间局部性，有空间局部性
C.有时间局部性，无空间局部性
D.时间局部性和空间局部性皆无


点击查看答案进入小程序搜题

你可能喜欢

某计算机主存按字节编址，由4个64MX8位的DRAM芯片采用交叉编址方式构成，并与宽度为32位的存储器总线相连，主存每次最多读写32位数据。若double型交量x的主存地址为804001A

H.则读取x需要的存储周期数是（）
A.1
B.2
C.3
D.4

点击查看答案进入小程序搜题
假定计算机MI和M2具有相同的指令集体系结构(ISA)，主频分别为1.5GHz和1.2GHz。在MI和M2上运行某基准程序P，平均CPI分别为2和1，则程序P在MI和M2上运行时间的比值是（）。

A.0.4
B.0.625
C.1.6
D.2.5

点击查看答案进入小程序搜题
系统将数据从磁盘读到内存的过程包括以下操作：①DMA控制器发出中断请求②初始化DMA控制器并启动磁盘③从磁盘传输块数据到内存缓冲区④执行”DMA结束”中断服务程序正确的执行顺序是（）

A.③-〉①-②-〉④
B.②〉③-〉①-〉④
C.②-〉①-〉③-〉④
D.①-〉②〉④-〉③

点击查看答案进入小程序搜题
某计算机字长为32位，按字节编址，采用小端(LittleEndian)方式存放数据。假定有一个double型变量，其机器数表示为1122334455667788H，存放在00008040H开始的连续存储单元中，则存储单元00008046H中存放的是（）

A.22H
B.33H
C.66H
D.77H

点击查看答案进入小程序搜题
在无转发机制的五段基本流水线(取指、译码/读寄存器、运算、访存、写回寄存器)中，下列指令序列存在数据冒险的指令对是（）I1：addRI，R2.R3；(R2)+(R3)→R1I2：addR5.R2.R4；(R2+(R4)→R513：addR4，R5，R3；(R5)+(R3)→R414：addR5，R2.R6；(R2)+(R6)→R5

A.11和I2
B.12和13
C.I2和I4
D.13和14

点击查看答案进入小程序搜题
在采用中断I/0方式控制打印输出的情况

F.CPU和打印控制接口中的I/O端口之间交换的信息不可能是（）。
A.打印字符
B.主存地址
C.设备状态
D.控制命令

点击查看答案进入小程序搜题
某计算机使用四体交叉编址存储器，假定在存储器总线上出现的主存地址（十进制）序列为8005，8006，8007，8008，8001，8002，8003，8004，8000，则可能发生访问冲突的地址对是（）。

A.8004和8008
B.8002和8007
C.8001和8008
D.8000和8004

点击查看答案进入小程序搜题
若[x]补=1，x1x2x3x4x5x6，其中xi取0或1，若要x〉-32，应当满足（）

A.x1为0，其他各位任意
B.x1为1，其他各位任意
C.x1为1，x2...x6中至少有一位为1
D.x1为0，x2...x6中至少有一位为1

点击查看答案进入小程序搜题
系统中，主存容量是Cache容量的1024倍，Cache被分为8个块，当主存地址和Cache地址采用直接映像方式时，地址映射表的大小应为（）。(假设不考虑一致维护位。）

A.6*1025bits
B.8*10bits
C.6*1024bits
D.8*11bits

点击查看答案进入小程序搜题
虚拟存储器中关于页表、快表和慢表叙述中正确的是（）。

A.快表与慢表都存储在主存中，但快表比慢表容量小。
B.快表采用了优化搜索算法，因此查找速度快
C.快表采用高速存储器件组成，按查找内容访问，因此比慢表查找速度快
D.快表比慢表命中率高，可以得到更多的搜索结果

点击查看答案进入小程序搜题
赞题库

赞题库-搜题找答案

（已有500万+用户使用）


  • 历年真题

  • 章节练习

  • 每日一练

  • 高频考题

  • 错题收藏

  • 在线模考

  • 提分密卷

  • 模拟试题

无需下载 立即使用
手机版 电脑版

版权所有©考试资料网(ppkao.com)All Rights Reserved