CPU结构如图所示,其中一个累加寄存器AC,一个状态条件寄存器和其它四个寄存器,各部分之间的连线表示数据通路,箭头表示信息传送方向。
a为数据缓冲寄存器DR,b为指令寄存器IR,c为主存地址寄存器AR,d为程序计数器PC。
存储器读:M→DR→ALU→AC 存储器写:AC→DR→M。