A.input [3：0]A ；B ；C ；
B.input [3：0]A ，B ，C ；
C.input A ，B ，C[3：0]；
D.input A[3：0]，B[3：0]，C[3：0]；

A.x，z
B.x，x
C.z，x
D.z，z

A.电路的外特性关注点在有哪些输入和输出信号，每个信号起什么作用
B.电路的内特性关注点在内部有哪些元器件构成的，它们是怎么连接的
C.Verilog的Module一般分为3个部分：名字和端口列表、数据定义、功能描述
D.Verilog代码不区分大小写

A.Block
B.Module
C.Architecture
D.Entity

A.T触发器
B.JK触发器
C.RS触发器
D.D触发器

A.Moore电路的输出和当前状态及输入有关，Mealy电路的输出只和当前状态有关
B.Moore电路的输出只和当前状态有关，Mealy电路的输出和当前状态及输入有关
C.Moore电路与Mealy电路的输出均只和当前状态有关
D.Moore电路与Mealy电路的输出均和当前状态及输入有关

A.含记忆元件、有反馈、输出与原来状态有关
B.不含记忆元件、无反馈、输出与原来状态有关
C.含记忆元件、有反馈、输出与原来状态无关
D.不含记忆元件、无反馈、输出与原来状态无关

A.单向传输
B.不存在反馈电路
C.由逻辑门组成
D.有记忆原件

A.输入信号的确定
B.输出信号的确定
C.输入和输出的逻辑状态关系
D.电路图的形成

A.真值表
B.卡诺图
C.流程图
D.状态转移图

A.EDA工具价格非常高
B.拥有复杂数字电路设计经验的人非常少
C.设计流程非常长
D.产品制造价格非常高