A.1/2
B.1/3
C.1/4
D.2/3

A.线性关系
B.平方根关系
C.无关
D.对数关系

A.加数到和的路径
B.加数到进位输出的路径
C.进位输入到和的路径
D.进位输入到进位输出的路径

A.AB+C（A+B）
B.AB+C（A^B）
C.A+B+C
D.A^B^C

A.增加时钟线与其它互连线的间距
B.增加时钟线的宽度
C.时钟驱动器旁边放置去耦电容
D.在时钟线两侧放置地线
E.时钟线绕线时进行RC匹配

A.通过增加互连线的分支降低布线难度
B.通过均衡时钟信号的路径延时使得时钟偏差最小化
C.把时钟信号均匀的分散到芯片各处
D.使得每个分支上的时钟驱动器数量相等

A.IR drop
B.温度梯度
C.信号线对时钟线的干扰
D.时钟源的抖动

A.器件之间的工艺偏差
B.互连线介质厚度不均匀
C.温度梯度（分布的不均匀性）
D.IR drop

A.尽量使得芯片各处的时钟信号同时翻转
B.时钟信号的边沿陡直
C.减小时钟信号延时
D.用尽量少的线把所有寄存器时钟引脚连在一起就可以

A.时钟负载小
B.传播延时和建立时间短
C.电路面积小
D.时钟重叠时也能正常工作

A.变化之后的数据最终写入锁存器
B.变化之后的数据最终没有被锁存器保存下来
C.时钟下降之后锁存器的值被改写