问答题X 纠错
（1）是指8086对片外的存储器或I/O接口进行了一次访问，读写数据或取指令。 （2）基本总线周期由4个时钟周期组成，分别记为T1、T2、T3、.T4。 （3）地址信号、ALE信号在Tl周期内产生，/RD信号在T2周期内产生，数据信号一般 在T3内产生，若T3来不及提供数据，可在某Tw内产生有效数据。
你可能喜欢
问答题
单项选择题
A.2K×4位 B.1KB C.2KB D.1K×4位
A.结果为正，无溢出 B.结果正溢出 C.结果负溢出 D.结果为负，无溢出
A.指令中断 B.非屏蔽中断 C.可屏蔽中断 D.断点中断
A、LODSB B、ADD . BX , 34H C、NEG . [BX] D、MOV . AX , [SI]
A..GETDATA B.1_NUM C.NEW-ITEM D.RET
执行下列指令后，AX寄存器中的内容是（）。 TABLE.DW.10，20，30，40，50 ENTRY DW3... MOV.BX，OFFSET TABLE ADD.BX，ENTRY MOV.AX，[BX]
A.（AX）=20 B.（AX）=30 C.（AX）=40 D.（AX）=50
A.1个字节 B.2个字节 C.3个字节 D.4个字节
A.0000H B.00FFH C.FFF0H D.FF00H
A.SP B.SS C.BP D.DI
赞题库-搜题找答案
（已有500万+用户使用）
无需下载 立即使用
版权所有©考试资料网(ppkao.com)All Rights Reserved
