A.修改逻辑设计
B.在输出端接入滤波电容
C.后级加缓冲电路
D.屏蔽输入信号的尖峰干扰

A.1
B.2
C.3
D.4
E.8

A.译码器
B.编码器
C.全加器
D.寄存器

A.1
B.2
C.3
D.4
E.8

A.A₁A₀X₀+A₁A₀X₁+A₁A₀X₂+A₁A₀X₃
B.A₁A₀X₀
C.A₁A₀X₁
D.A₁A₀X₃

A.B=C=1
B.B=C=0
C.A=1，C=0
D.A=0，B=0

A.F=BC+AC+AB
B.F=AC+BC+AB
C.F=AC+BC+AB+AB
D.F=BC+AC+AB+BC+AB+AC
E.F=BC+AC+AB+AB

A.1
B.2
C.4
D.16

A.5
B.6
C.10
D.50

A.Y=B+AB
B.Y=AB+BC
C.Y=ABC+AB
D.Y=（A+B）AD