从不完整的条件语句产生时序模块的原理看，下例预设计4选1多路器和从表面上看都...

从不完整的条件语句产生时序模块的原理看，下例预设计4选1多路器和从表面上看都包含不完整条件语句，试说明，为什么它们的综合结果都是组合电路。

参考答案：根据变量具有顺序立即赋值传送特性，预设计4选1多路器中的不完整条件语句对变量赋值前对变量进行初始值设置；每次敏感信号触发，对变量的赋值，总能产生结果，无保持状态——即输出是输入的函数；因此，只能产生组合逻辑电路；不可能产生时序逻辑电路。

进入题库练习

查答案就用赞题库小程序还有拍照搜题语音搜题快来试试吧

无需下载立即使用

你可能喜欢

问答题

说明信号和变量的功能特点，以及应用上的异同点。

参考答案：变量：变量是一个局部量，只能在进程和子程序中使用。变量不能将信息带出对它做出定义的当前结构。变量的赋值是一种理想化的数据...

点击查看答案进入题库练习

问答题

什么是固有延时？什么是惯性延时？

参考答案：固有延时（Inertial Delay）也称为惯性延时，固有延时的主要物理机制是分布电容效应。

点击查看答案进入题库练习

问答题

基于原理图输入方式，用7490（十进制计数器）设计模为872的计数器，且输出个位、十位、百位都应符合8421码权重。

参考答案：

点击查看答案进入题库练习

问答题

用同步时序电路对串行二进制输入进行奇偶校验，每检测5位输入，输出一个结果。当5位输入中1的数目为奇数时，在最后一位的时刻输出1。（同步复位）（异步复位）

参考答案：解1（同步复位）：用同步时序电路对串行二进制输入进行奇偶校验，每检测5位输入，输出一个结果。-当5位输入中1的数目为奇数...

点击查看答案进入题库练习

问答题

基于原理图输入方式，应用4位全加器（74283）和74374（8D触发器）构成4位二进制加法计数器。如果使用74299（8位通用移位寄存器）、74373（8D锁存器）、D触发器和非门来完成上述功能，应该有怎样的电路？

参考答案：

点击查看答案进入题库练习

问答题

基于原理图输入方式，用D触发器构成按循环码（000->001->011->111->101->100->000）规律工作的六进制同步计数器。

参考答案：

点击查看答案进入题库练习

问答题

给出含有异步清0和计数使能的16位二进制加减可控计数器的VHDL描述。

参考答案：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC...

点击查看答案进入题库练习

问答题

用VHDL设计一个功能类似74LS160（异步复位和同步使能加载的十进制加法计数器）的计数器。

参考答案：

点击查看答案进入题库练习

问答题

设计一个具有同步置1，异步清0的D触发器。

参考答案：

点击查看答案进入题库练习

问答题

在VHDL设计中，给时序电路清0（复位）有两种不同方法，它们是什么？如何实现？

参考答案：同步和异步复位。
解1：含异步复位和时钟使能的D触发器

解2：含同步复位控制的D触发器

点击查看答案进入题库练习

赞题库

赞题库-搜题找答案

（已有500万+用户使用）

历年真题
章节练习
每日一练
高频考题
错题收藏
在线模考
提分密卷
模拟试题

无需下载立即使用

手机版电脑版