用原理图输入方式设计一个7人表决电路（用4位二进制全加器），参加表决者7人，...

问答题X 纠错

用原理图输入方式设计一个7人表决电路（用4位二进制全加器），参加表决者7人，同意为1，不同意为0，同意者过半则表决通过，绿指示灯亮；表决不通过则红指示灯亮。

参考答案：

进入题库练习

查答案就用赞题库小程序还有拍照搜题语音搜题快来试试吧

无需下载立即使用

你可能喜欢

问答题

用74283（4位二进制全加器）加法器和逻辑门设计实现一位8421BCD码加法器电路，输入输出均是BCD码，CI为低位的进位信号，CO为高位的进位信号，输入为两个1位十进制数A，输出用S表示。（化简）

参考答案：解：用74283（4位二进制全加器）加法器和逻辑门设计实现一位8421BCD码加法器电路。解：用74283（4位二进制全...

点击查看答案进入题库练习

问答题

用74148（8-3线八进位优先编码器）和与非门实现8421BCD优先编码器。用3片74139（2线-4线译码器）组成一个5-24线译码器。

参考答案：

点击查看答案进入题库练习

问答题

归纳利用Quartus II进行VHDL文本输入设计的流程：从文件输入一直到硬件功能测试。

参考答案：1.建立工作库文件夹和编辑设计文件；2.创建工程；3.编译前设置；4.全程编译；5.时序仿真；6.引脚锁定；7.配置文件...

点击查看答案进入题库练习

问答题

根据下图，用两种不同描述方式设计一4选1多路选择器。在设计中需要体现此电路由三个2选1多路选择器构成。解1：层次例化；解2：单层3进程。

参考答案：解1：层次例化。底层元件mux21a.vhd程序如下：解1：层次例化。顶层mux41b.vhd程序如下：解2：单层结构m...

点击查看答案进入题库练习

问答题

能把任意一种进制的值向一整数类型的数据对象赋值吗？如果能，怎样做？

参考答案：能（若A，B，C，D是信号整数类型，A<=16#df#；B<=8#23#；C<=2#01#；D<=10）

点击查看答案进入题库练习

问答题

表达式C<=A+B中，A、B和C的数据类型都是STD_LOGIC_VECTOR，是否能直接进行加法运算？说明原因和解决方法。

参考答案：能（第一种将A、B转换成整型数相加结果再转换成逻辑位矢后送C；第二种使用USE IEEE.SDT_LOGIC...

点击查看答案进入题库练习

问答题

设计VHDL程序，实现两个8位二进制数相加，然后将和左移或右移4位，并分别将移位后的值存入变量AA和BB中。

参考答案：

点击查看答案进入题库练习

问答题

设计一个4位4输入最大数值检测电路。

参考答案：

点击查看答案进入题库练习

问答题

用循环语句设计一个7人投票表决器。

参考答案：

点击查看答案进入题库练习

问答题

设计一个4位乘法器，为此首先设计一个加法器，用例化语句调用这个加法器，用移位相加的方式完成乘法。并以此项设计为基础，使用GENERIC参数传递的功能，设计一个16位乘法器。

参考答案：4位移位相加型乘法器设计（例化调用加法器）16位乘法器（通过底层3-13_MULTSB和顶层GENERIC参数和传递例化...

点击查看答案进入题库练习

赞题库

赞题库-搜题找答案

（已有500万+用户使用）

历年真题
章节练习
每日一练
高频考题
错题收藏
在线模考
提分密卷
模拟试题

无需下载立即使用

手机版电脑版