问答题X 纠错
方法如下: (1)代数法。代数法是通过电路的逻辑表达式来检查电路中是否存在险象的方法。对于n个变量的逻辑表达式L=f(X1,X2…,Xn),当任选其中n-1个输入变量之值为0或1,使表达式仅为某一单变量X的函数,并可写为L=XX或L=X+X的形式时,可判定险象存在。 (2)卡诺图法。在卡诺图中,某两项所对应的包围圈存在相邻而不相交的关系,则可判断逻辑电路中存在险象。
你可能喜欢
问答题
单项选择题
A.非门 B.与非门 C.或门 D.或非门
A.2-4 B.3-8 C.4-16 D.无法确定
A.1 B.9 C.10 D.多
A.20μA B.40μA C.1.6mA D.16mA
A.0.4V B.1.4V C.2V D.2.4V
A.Uol≤0.3V B.Uol≥0.3V C.Uol≤0.4V D.Uol=0.8V
A.Uoh≥1.4VB.Uoh≥2.4VC.Uoh≥3.3VD.Uoh=3.6V
赞题库-搜题找答案
(已有500万+用户使用)
无需下载 立即使用
版权所有©考试资料网(ppkao.com)All Rights Reserved