问答题X 纠错

参考答案:

方法如下:
(1)代数法。代数法是通过电路的逻辑表达式来检查电路中是否存在险象的方法。对于n个变量的逻辑表达式L=f(X1,X2…,Xn),当任选其中n-1个输入变量之值为0或1,使表达式仅为某一单变量X的函数,并可写为L=XX或L=X+X的形式时,可判定险象存在。
(2)卡诺图法。在卡诺图中,某两项所对应的包围圈存在相邻而不相交的关系,则可判断逻辑电路中存在险象。

查答案就用赞题库小程序 还有拍照搜题 语音搜题 快来试试吧
无需下载 立即使用

你可能喜欢

问答题

简述用译码器或多路选择器实现组合逻辑电路的不同之处。

参考答案:不同器件都各具特点,如译码电路除具有译码功能外,还可实现多输出逻辑函数的电路功能以及作为多路分配电路使用;多路选择器可实...

单项选择题

A.Uol≤0.3V
B.Uol≥0.3V
C.Uol≤0.4V
D.Uol=0.8V

问答题

一个VHDL模块是否必须有一个实体和一个结构体?是否可以有多个实体和结构体?简述它们的作用。

参考答案:一个VHDL模块必须有一个实体,可以有一个或多个结构体。实体描述一个设计单元的外部接口以及连接信号的类型和方向;结构体描...

问答题

判断如下VHDL的操作是否正确,如不正确,请改正。字符a和b的数据类型是BIT,c是INTEGER,执行c<=a+b。

参考答案:操作不正确,应把a和b的数据类型改为INTEGER。
赞题库

赞题库-搜题找答案

(已有500万+用户使用)


  • 历年真题

  • 章节练习

  • 每日一练

  • 高频考题

  • 错题收藏

  • 在线模考

  • 提分密卷

  • 模拟试题

无需下载 立即使用

版权所有©考试资料网(ppkao.com)All Rights Reserved