主存地址如何划分？要求说明每个字段的含义、位数和在主存地址中的位置。

问答题X 纠错假定某机主存空间大小1GB，按字节编址。cache的数据区（即不包括标记、有效位等存储区）有64KB，块大小为128字节，采用直接映射和全写（write-through）方式。请问：

参考答案：主存空间大小为1GB，按字节编址，说明主存地址为30位。cache共有64KB/128B=512行，因此，行索引（行号）为9位；块大小128字节，说明块内地址为7位。因此，30位主存地址中，高14位为标志（Tag）；中间9位为行索引；低7位为块内地址。

进入题库练习

查答案就用赞题库小程序还有拍照搜题语音搜题快来试试吧

无需下载立即使用

你可能喜欢

问答题

现代计算机中，SRAM一般用于实现快速小容量的cache，而DRAM用于实现慢速大容量的主存。以前超级计算机通常不提供cache，而是用SRAM来实现主存（如，Cray巨型机），请问：如果不考虑成本，你还这样设计高性能计算机吗？为什么？

参考答案：不这样做的理由主要有以下两个方面：①主存越大越好，主存大，缺页率降低，因而减少了访问磁盘所需的时间。显然用DRAM芯片比...

点击查看答案进入题库练习

问答题

假定一个存储器系统支持4体交叉存取，某程序执行过程中访问地址序列为3，9，17，2，51，37，13，4，8，41，67，10，则哪些地址访问会发生体冲突？

参考答案：对于4体交叉访问的存储系统，每个存储模块的地址分布为：Bank0：0、4、8、12、16……...

点击查看答案进入题库练习

问答题

某计算机中已配有0000H～7FFFH的ROM区域，现在再用8K×4位的RAM芯片形成32K×8位的存储区域，CPU地址总线为A0-A15，数据总线为D0-D7，控制信号为R/W#（读/写）、MREQ#（访存）。要求说明地址译码方案假定上述其他条件不变，只是CPU地址线改为24根，地址范围000000H～007FFFH为ROM区，剩下的所有地址空间都用8K×4位的RAM芯片配置，则需要多少个这样的RAM芯片？

参考答案：CPU地址线共16位，故存储器地址空间为0000H～FFFFH，其中，8000H～FFFFH为RAM区，共215=32K...

点击查看答案进入题库练习

问答题

用8K×8位的EPROM芯片组成32K×16位的只读存储器，试问：画出该只读存储器的逻辑框图。

参考答案： 该只读存储器的逻辑框图如下（假定按字编址，图中片选信号CS为高电平有效）。