氧化层下面产生的电荷，它们与半导体掺杂的类型是相反的。

氧化层-半导体界面处禁带宽度中允许电子能态。

由于栅极信号变化引起的输入栅电容的充电或放电时间。

平带条件发生时所加的栅压，此时在氧化层下面的半导体中没有空间电荷区。

沟道电导随栅源电压改变的过程。

当VDS→0时漏电流与漏电压之比。

由于漏源电压改变而引起的沿沟道长度方向上的空间电荷宽度改变所导致的漏电流偏离理想情况。

集电极电流对C-E两端电压的微分之比。

B-E结正偏，B-C结反偏时的工作模式。