问答题X 纠错

用预充电逻辑设计

画出电路图。若电路内部结点电容C=5fF，负载电容CL=10fF.VDD=1V，试由下图输入信号画出的波形，并标出相应的电压值。

参考答案：

进入题库练习
查答案就用赞题库小程序 还有拍照搜题 语音搜题 快来试试吧
无需下载 立即使用

你可能喜欢

问答题

试用两输入LUT单元实现逻辑式：Z=AB+CD

参考答案：

点击查看答案进入题库练习

问答题

试用多米诺方法实现下列逻辑方程：R=AB+BC+AC

参考答案：

点击查看答案进入题库练习

问答题

画出图中版图的电路原理图。

参考答案：

点击查看答案进入题库练习

问答题

画出图中版图的电路原理图。

参考答案：

点击查看答案进入题库练习

问答题

某CMOS微处理器有40万支晶体管，工作在20MHz频率下，工作电压为5V。假设该微处理器是由五个晶体管组成的基本门实现的，每个基本门的负载为0.1pF，试计算该芯片的动态功耗。这种计算方法是否正确？如果不正确，试提出改正方案。

参考答案：

点击查看答案进入题库练习

问答题

假设某电路的负载等价于500个标准反相器，且标准反相器的本征门延迟时间为tpd，试计算：用两级放大反相器驱动负载的延迟时间。

参考答案：

点击查看答案进入题库练习

问答题

假设某电路的负载等价于500个标准反相器，且标准反相器的本征门延迟时间为tpd，试计算：用优化设计的逐级放大反相器链驱动负载的延迟时间tcas，并给出放大器的级数N。

参考答案：

点击查看答案进入题库练习

问答题

假设某电路的负载等价于500个标准反相器，且标准反相器的本征门延迟时间为tpd，试计算：用标准反相器直接驱动负载的延迟时间tdir。

参考答案：

点击查看答案进入题库练习

问答题

四级反相器逐级相联，第一级为标准尺寸CMOS反相器，若后一级反相器的几何尺寸均为前一级的2倍（指栅宽），且最后一级反相器驱动的负载电容就等于最后一级反相器的栅电容，试计算信号通过四级反相器链的延迟时间。（设标准反相器的本征门延迟时间为）

参考答案：

假设标准尺寸反相器的尺寸为：

点击查看答案进入题库练习

问答题

已知

试计算两输入与非门，两输入或非门和CMOS反相器的门延迟时间，假设它们的负载均为相同尺寸CMOS反相器。

参考答案：

点击查看答案进入题库练习
赞题库

赞题库-搜题找答案

（已有500万+用户使用）


  • 历年真题

  • 章节练习

  • 每日一练

  • 高频考题

  • 错题收藏

  • 在线模考

  • 提分密卷

  • 模拟试题

无需下载 立即使用
手机版 电脑版

版权所有©考试资料网(ppkao.com)All Rights Reserved