A.端口名不能和实体名相同，端口为“in”的信号不能在结构体中被写即被赋值B.端口名不能和实体名相同，端口为“out”的信号不能在结构体中作为赋值源送给其他信号C.端口名和实体名不能相同，其“inout”和“buffer”信号都是可读可写的D.端口名和实体名可以相同，其“in”和“out”信号都是可读可写的
A.entity 74HC138isB.entity HC74-138isC.entity HC74_138isD.entity HC74_138_
A.VHDL语言是针对电路功能的描述，其语言具有并行特性B.电路内部的模块之间用信号线进行连接，因此信号的传递具有延迟特性C.其语言具有对电路模型及对外输入输出端口信号的定义，外部的封装与管脚也是硬件特性的表现D.语言与C语言类似，语句执行是按照指令一条一条按顺序执行的
