问答题X 纠错

参考答案:

对于PMOS晶体管,通常情况下衬底和源极都接最高电位,衬底偏压,此时不存在衬偏效应。而当PMOS中因各种应用使得源端电位达不到最高电位时,衬底偏压>0,源与衬底的PN结反偏,耗尽层电荷增加,要维持原来的导电水平,必须使阈值电压(绝对值)提高,即产生衬偏效应。
影响:使得PMOS阈值电压向负方向变大,在同样的栅源电压和漏源电压下其漏源电流减小。

查答案就用赞题库小程序 还有拍照搜题 语音搜题 快来试试吧
无需下载 立即使用

你可能喜欢

问答题

MOS晶体管的短沟道效应是指什么,其对晶体管有什么影响?

参考答案:短沟道效应是指:当MOS晶体管的沟道长度变短到可以与源漏的耗尽层宽度相比拟时,发生短沟道效应,栅下耗尽区电荷不再完全受栅...

问答题

什么是器件的亚阈值特性,对器件有什么影响?

参考答案:器件的亚阈值特性是指在分析MOSFET时,当Vgs影响:亚阈值导电会导致较大的功率损耗,在大型电路中,如内存中,其信息能...

问答题

OC门在结构上作了什么改进,它为什么不会出现TTL与非门并联的问题?

参考答案:去掉TTL门的高电平的驱动级,oc门输出端用导线连接起来,接到一个公共的上拉电阻上,实施线与,此时就不会出此案大电流灌入...

问答题

为什么TTL与非门不能直接并联。

参考答案:当电路直接并联后,所有高电平的输出电流全部灌入输出低电平的管子,可能会使输出低电平的管子烧坏。并会使数出低电平抬高,容易...

问答题

四管与非门中,如果高电平过低,低电平过高,分析其原因,如与改善方法,请说出你的想法。

参考答案:输出高电平偏低:VCE3和R5上的电压过大,可以通过减小VCE3和IC3来实现。输出高电平偏高:VCE5上的电压偏高,可...

问答题

相对于五管与非门六管与非门的结构在哪些部分作了改善,分析改进部分是如何工作的?

参考答案:六管单元用有源泄放回路RB-RC-Q6代替了R3;由于RB的存在,使Q6比Q5晚导通,所以Q2发射基的电流全部流入Q5的...

问答题

两管与非门有哪些缺点,四管及五管与非门的结构相对于两管与非门在哪些地方做了改善,并分析改善部分是如何工作的。四管和五管与非门对静态和动态有哪些方面的改进。

参考答案:两管与非门:输出高电平低,瞬时特性差。四管与非门:输出采用图腾柱结构Q3--D,由于D是多子器件,他会使Tplh明显下降...

问答题

在四管标准与非门中,那个管子会对瞬态特性影响最大,并分析原因以及带来哪些困难。

参考答案:Q5管影响最大,他不但影响截至时间,还影响导通时间。当输出从低电平向高电平转化时,要求Q5快速退出饱和区,此时如果再导通...

名词解释

静态功耗

参考答案:指某稳定状态下消耗的功率,是电源电压与电源电流之乘积。电路有两个稳态,则有导通功耗和截止功耗,电路静态功耗取两者平均值,...

名词解释

逻辑摆幅

参考答案:

-输出电平的最大变化区间,VL=VOH-VOL。

赞题库

赞题库-搜题找答案

(已有500万+用户使用)


  • 历年真题

  • 章节练习

  • 每日一练

  • 高频考题

  • 错题收藏

  • 在线模考

  • 提分密卷

  • 模拟试题

无需下载 立即使用

版权所有©考试资料网(ppkao.com)All Rights Reserved