问答题X 纠错

参考答案:

行为级描述中latch如何产生的latch是电平触发,register是边沿触发,register在同一时钟边沿触发下动作,符合同步电路的设计思想,而latch则属于异步电路设计,往往会导致时序分析困难,不适当的应用latch则会大量浪费芯片资源。

查答案就用赞题库小程序 还有拍照搜题 语音搜题 快来试试吧
无需下载 立即使用

你可能喜欢

问答题

LATCH和DFF的概念和区别是什么?

参考答案:D触发器是指由时钟边沿触发的存储器单元,锁存器指一个由信号而不是时钟控制的电平敏感的设备锁存器通过锁存信号控制,不锁存数...

问答题

简述latch和filp-flop的异同。

参考答案:触发器:能够存储一位二值信号的基本单元电路统称为“触发器”。锁存器:一位触发器只能传送或存储一位...

问答题

绘图题:用逻辑门画出D触发器。

参考答案:

问答题

说说静态、动态时序模拟的优缺点。

参考答案:静态时序分析是采用穷尽分析方法来提取出整个电路存在的所有时序路径,计算信号在这些路径上的传播延时,检查信号的建立和保持时...

问答题

给出某个一般时序电路的图,有Tsetup、Tdelay、Tck->q,还有clock的delay,写出决定最大时钟的因素,同时给出表达式。

参考答案:T+Tclkdealy>Tsetup+Tco+Tdelay;Thold>Tclkdelay+Tco+Tdelay;

问答题

时钟周期为T,触发器D1的建立时间最大为T1max,最小为T1min。组合逻辑电路最大延迟为T2max,最小为T2min。问,触发器D2的建立时间T3和保持时间T4应满足什么条件?

参考答案:首先说下建立时间和保持时间的定义。建立时间(setuptime)是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间...

问答题

Moore与Mealy状态机的特征是什么?

参考答案:Moore状态机的输出仅与当前状态值有关,且只在时钟边沿到来时才会有状态变化.Mealy状态机的输出不仅与当前状态值有关...

问答题

IC设计中同步复位与异步复位的区别是什么?

参考答案:同步复位在时钟沿才复位信号,完成复位动作。异步复位不管时钟,只要复位信号满足条件,就完成复位动作。异步复位对复位信号要求...

问答题

论述操作系统的功能。

参考答案:操作系统是管理系统资源、控制程序执行,改善人机界面,提供各种服务,合理组织计算机工作流程和为用户使用计算机提供良好运行环...

问答题

论述冒泡排序的原理。

参考答案:冒泡排序(BubbleSort)的基本概念是:依次比较相邻的两个数,将小数放在前面,大数放在后面。即首先比较第1个和第2...
赞题库

赞题库-搜题找答案

(已有500万+用户使用)


  • 历年真题

  • 章节练习

  • 每日一练

  • 高频考题

  • 错题收藏

  • 在线模考

  • 提分密卷

  • 模拟试题

无需下载 立即使用

版权所有©考试资料网(ppkao.com)All Rights Reserved