试用二进制加法计数器74LS161芯片接成计数长度为9的计数器，用异步清零端设计。

用计数器74LS160芯片和与非门接成计数长度为41的计数器，采用同步级联，异步清零端设计。

设计一个多数表决电路，要求A、B、C三人中只要半数以上同意，则决议就能通过，但A有否决权，即只要A不同意，即使多数人同意，决议也不能通过。
（1）用与非门设计
（2）用三线-八线译码器74LS138和与非门设计。
（3）用八选一数据选择器设计

555定时器构成单稳态触发器如图所示。
①指出4号引脚的功能。
②指出输入信号Ui的触发电平。
③电阻R=100KΩ，C=94uF，暂稳态持续时间是多少秒？

两个计数器74LS161组成的电路如图所示。
①分别画出1#与2#计数器的状态转换图。
②计算总的计数长度。