设计一个多数表决电路，要求A、B、C三人中只要半数以上同意，则决议就能通过，但A有否决权，即只要A不同意，即使多数人同意，决议也不能通过。
（1）用与非门设计
（2）用三线-八线译码器74LS138和与非门设计。
（3）用八选一数据选择器设计

555定时器构成单稳态触发器如图所示。
①指出4号引脚的功能。
②指出输入信号Ui的触发电平。
③电阻R=100KΩ，C=94uF，暂稳态持续时间是多少秒？

两个计数器74LS161组成的电路如图所示。
①分别画出1#与2#计数器的状态转换图。
②计算总的计数长度。

写出下图电路中Z₁，Z₂，Z₃，S，C的表达式。

画出下式的卡诺图，并写出最简与或表达式。

F₂（A，B，C，D）=∑ｍ（2，3，4，5）+∑d（10，11，12，13，14，15）

用卡诺图化简至最简与或表达式

电路由CMOS门电路构成，F的表达式为（）。

电路由TTL门电路构成，F的表达式为（）。

电路如图所示，试正确连接电路以实现三人多数表决的逻辑。

下图各个边沿触发器起始值皆为0状态，请画出Q₁；Q₂的波形。