问答题
X 纠错
用IF语句编写一个四选一电路,要求输入d0~d3, s为选择端,输出y。
参考答案:
进入题库练习
查答案就用赞题库小程序
还有拍照搜题 语音搜题 快来试试吧
无需下载 立即使用
你可能喜欢
问答题
简述实体端口的模式。
参考答案:
输入(Input):clk、reset、en、addr等输出(Output):输出信号,不能内部引用双向(Inout):...
点击查看答案
进入题库练习
问答题
简述VHDL语言与计算机语言的差别。
参考答案:
运行的基础–计算机语言是在CPU+RAM构建的平台上运行–VHDL设计的结果是由具体的逻辑、触发...
点击查看答案
进入题库练习
问答题
简述CPLD与FPGA的异同。
参考答案:
CPLD是基于乘积项技术构造的可编程逻辑器,不需要配置外部程序寄存芯片FPGA基于查找表技术构造的可编程逻辑器,需要配置...
点击查看答案
进入题库练习
填空题
IF语句根据指定的条件来确定语句执行顺序,共有3种类型:()。
参考答案:
用于门闩控制的IF语句、用于二选一控制的IF语句、用于多选择控制的IF语句
点击查看答案
进入题库练习
填空题
定义一个变量a,数据类型为4位位向量()。
参考答案:
variable a:bit_vector(3 downto 0)
点击查看答案
进入题库练习
问答题
8digital标识符合法吗?
参考答案:
不合法
点击查看答案
进入题库练习
填空题
基于乘积项技术构造的可编程逻辑器件叫做(),基于查找表技术构造的可编程逻辑器件叫做FPGA。
参考答案:
CPLD
点击查看答案
进入题库练习
填空题
早期的可编程逻辑器件包括()。
参考答案:
PLA、PAL、GAL
点击查看答案
进入题库练习
问答题
根据已给出的全加器的VHDL程序,试写出一个4位逐位进位全加器的VHDL程序。
参考答案:
点击查看答案
进入题库练习
问答题
编写一个4位加法计数器VHDL程序的进程(不必写整个结构框架),要求复位信号reset低电平时计数器清零,变高后,在上升沿开始工作;输入时钟信号为clk,输出为q。
参考答案:
点击查看答案
进入题库练习
赞题库
赞题库-搜题找答案
(已有500万+用户使用)
历年真题
章节练习
每日一练
高频考题
错题收藏
在线模考
提分密卷
模拟试题
无需下载 立即使用
手机版
电脑版
版权所有©考试资料网(ppkao.com)All Rights Reserved