问答题X 纠错假定某计算机工程师想设计一个新CPU,一个典型程序的核心模块有一百万条指令,每条指令执行时间为100ps。请问:

参考答案:非流水线处理器上执行该程序的时间为:100psx106=100μs
查答案就用赞题库小程序 还有拍照搜题 语音搜题 快来试试吧
无需下载 立即使用

你可能喜欢

问答题

假定有一条MIPS伪指令“Bcmp$t1,$t2,$t3”,其功能是实现对两个主存块数据的比较,$t1和$t2中分别存放两个主存块的首地址,$t3中存放数据块的长度,每个数据占四个字节,若所有数据都相等,则将0置入$t1;否则,将第一次出现不相等时的地址分别置入$t1和$t2并结束比较。若$t4和$t5是两个空闲寄存器,请给出实现该伪指令的指令序列。

参考答案:

实现伪指令“bcmp$t1,$t2,$t3”的指令序列如下。

问答题

对于除数为0、溢出、无效指令操作码、无效指令地址、无效数据地址、缺页、访问越权和外部中断,CPU在哪些指令的哪个时钟周期能分别检测到这些异常或中断?

参考答案:“除数为0”异常在取数/译码(ID/Reg)周期进行检测“溢出”异常在R...

问答题

微程序控制器容量为1024×48位,微程序可在整个控存内实现转移,反映所有指令执行状态转换的有限状态机中有4个分支点,微指令采用水平格式,微地址由专门的下地址字段确定。请设计微指令的格式,说明各字段有多少位?为什么?

参考答案:微程序控制器容量为1024×48位,说明微地址占10位,微指令字共48位,其中10位下地址字段用来给出下条微地址;转移控...

问答题

对于多周期MIPS处理器,假定将访问数据的过程分成两个时钟周期可使时钟频率从4.8GHz提高到5.6GHz,但会使得lw和sw指令增加时钟周期数。已知基准程序CPUint2000中各类指令的频率为:Load:25%,Store:10%,Branch:11%,Jump:2%,ALU:52%。以基准程序CPUint2000为标准计算时钟频率提高后处理器的性能提高了多少?若将取指令过程再分成两个时钟周期,则可进一步使时钟频率提高到6.4GHz,此时,时钟频率的提高是否也能带来处理器性能的提高?为什么?

参考答案:三种频率的机器上,各类指令的百分比和CPI三种机器的平均CPI和MIPSCPIofM1=25%x5+10%x4+11%x...

问答题

假定某计算机字长16位,标志寄存器Flag中的ZF、NF和VF分别是零、负和溢出标志,采用双字节定长指令字。假定Bgt(大于零转移)指令的第一个字节指明操作码和寻址方式,第二个字节为偏移地址Imm8,其功能是: 若(ZF+(NF⊕VF)=0)则PC=PC+2+Imm8否则PC=PC+2

画出实现Bgt指令的数据通路。

参考答案:实现Bgt指令的数据通路如下根据“大于”条件判断表达式,可以看出该bgt指令实现的是带符号整数比...

问答题

假定某计算机字长16位,标志寄存器Flag中的ZF、NF和VF分别是零、负和溢出标志,采用双字节定长指令字。假定Bgt(大于零转移)指令的第一个字节指明操作码和寻址方式,第二个字节为偏移地址Imm8,其功能是: 若(ZF+(NF⊕VF)=0)则PC=PC+2+Imm8否则PC=PC+2

该计算机的编址单位是什么?

参考答案:

该计算机的编址单位是字节。
因为PC的增量是2,且每条指令占2个字节,所以编址单位是字节。

问答题

在MIPS指令集中需要增加一条swap指令,可以使用软件方式用若干条已有指令来实现伪指令,也可以通过改动硬件来实现。假定用硬件实现时会使一条指令的执行时间增加10%,则swap指令在程序中占多大的比例才值得用硬件方式来实现?

参考答案:假定该指令占x%,其他指令占(1-x)%则用硬件实现该指令时,程序执行时间为原来的1.1*(x+1-x)=1.1倍用软件...

问答题

在MIPS指令集中需要增加一条swap指令,可以使用软件方式用若干条已有指令来实现伪指令,也可以通过改动硬件来实现。写出用伪指令方式实现“swap$rs,$rt”时的指令序列

参考答案:Swap指令可用以下三条指令实现。Xor $rs,$rs,$rtXor $rt,$rs,$rtXor $rs,$rs,$...

问答题

假定下图单周期数据通路对应的控制逻辑发生错误,使得在任何情况下控制信号RegWr、RegDst、Branch、MemWr、ExtOp、R-type总是为0,则哪些指令不能正确执行?为什么?如果为1,又哪些指令不能正确执行?为什么?

参考答案:

问答题

假定某计算机字长16位,CPU内部结构如图所示,CPU和存储器之间采用同步方式通信,按字编址。采用定长指令字格式,指令由两个字组成,第一个字指明操作码和寻址方式,第二个字包含立即数Imm16。若一次存储访问所花时间为2个CPU时钟周期,每次存储访问存取一个字,取指令阶段第二次访存将Imm16取到MDR中,请写出下列指令在指令执行阶段的控制信号序列,并说明需要几个时钟周期。

将存储单元Imm16的内容作为地址所指的存储单元的内容加到寄存器R1中。此时,Imm16为间接地址。即:R[R1]←R[R1]+M[M[Imm16]]

参考答案:MDRout,MARinRead1Read2MDRout,MARinRead1,(R1out,Yin)Read2,R1o...
赞题库

赞题库-搜题找答案

(已有500万+用户使用)


  • 历年真题

  • 章节练习

  • 每日一练

  • 高频考题

  • 错题收藏

  • 在线模考

  • 提分密卷

  • 模拟试题

无需下载 立即使用

版权所有©考试资料网(ppkao.com)All Rights Reserved