大学试题
EDA技术章节练习(2020.05.14)
来源：考试资料网
问答题
设计一个格雷码至二进制数的转换器。
参考答案：
点击查看答案
进入题库练习
单项选择题
在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0to127，下面哪个赋值语句是正确的。（）。
点击查看答案
进入题库练习
问答题
指出信号和变量有哪些区别？
参考答案：
简单的说，信号是全局的，用于结构体中并行语句间数据流的传递；变量则是局部的，他主要用于单个进程中中间变量的存储.主要用于...
点击查看答案
进入题库练习
单项选择题
Verilog HDL的行注释用符号（）开始，注释到本*行结束。
点击查看答案
进入题库练习
单项选择题
在VHDL中（）不能将信息带出对它定义的当前设计单元。
点击查看答案
进入题库练习
单项选择题
在VHDL中，IF语句中至少应有1个条件句，条件句必须由（）表达式构成。
点击查看答案
进入题库练习
填空题
在VHDL中，预定义的（）可用于检出时钟边沿，完成定时检查，获得未约束的数据类型的范围等。
参考答案：
属性描述语句
点击查看答案
进入题库练习
问答题
设计一个比较电路，当输入的8421BCD码大于5时输出1，否则输出0。
参考答案：
点击查看答案
进入题库练习
单项选择题
在Quartus Ⅱ工具软件中，完成编译网表提取、数据库建立、逻辑综合、逻辑分割、适配、延时网表提取和编程文件汇编等打操作，并检查设计文件是否正确的过程称为（）
点击查看答案
进入题库练习
单项选择题
下列操作步骤中，不属于时序仿真的为（）
点击查看答案
进入题库练习
赞题库
赞题库-搜题找答案
（已有500万+用户使用）
历年真题
章节练习
每日一练
高频考题
错题收藏
在线模考
提分密卷
模拟试题
无需下载 立即使用
手机版
电脑版
版权所有©考试资料网(ppkao.com)All Rights Reserved
