计算机科学verilog章节练习(2019.11.06)

问答题
设计一个带有异步复位控制端和时钟使能控制端的10进制计数器。
答案：
问答题
编程实现两个4位二进制数相减的程序。
答案：
问答题
用verilog语言编写一个二进制半减器。
答案：
单项选择题
在verilog语言中，a=4b’1011，那么&a=（）
A.4b’1011
B.4b’1111
C.1b’1
D.1b’0
问答题
编程实现带异步清0、异步置1的D触发器。
答案：
单项选择题
inout端口可以定义成下列哪种数据类型（）。
A.reg类型
B.net类型
C.reg或net类型
D.整数类型
问答题
利用verilogHDL语言描述1位半加器。
答案：
问答题
Verilog HDL语言进行电路设计方法有哪几种？
答案：
1、自上而下的设计方法（Top-Down）
2、自下而上的设计方法（Bottom-Up）
3、综合设计的方法
问答题
设计一个计数器程序。
答案：
填空题
阻塞性赋值符号为（），非阻塞性赋值符号为（）。
答案：=；<=