• 首页

  • 题库

  • 网课

  • 在线模考

  • 搜标题
  • 搜题干
  • 搜选项
题目列表

计算机科学verilog章节练习(2019.11.02)

  • 问答题

    利用verilogHDL语言描述单向总线缓冲器。

    答案:

  • 问答题

    编程实现带异步清0、异步置1的D触发器。

    答案:

  • 问答题

    设计一个触发器。

    答案:

  • 问答题

    设计一个同步清零D触发器。

    答案:

  • 单项选择题

    状态机的编码风格包括一段式、两段式和三段式,下列描述正确的是()

    A.一段式寄存器输出,易产生毛刺,不利于时序约束;
    B.二段式组合逻辑输出,不产生毛刺,有利于时序约束;
    C.三段式寄存器输出,不产生毛刺,有利于时序约束;
    D.所有描述风格都是寄存器输出,易产生毛刺,有利于时序约束。

  • 问答题

    利用verilogHDL语言描述二输入与非门。

    答案:

  • 问答题

    设计一个带复位端且对输入时钟clk进行二分频模块,设计要求:复位信号为同步、高电平有效,时钟的下降沿触发。

    答案:

  • 填空题

    完整的条件语句将产生()电路,不完整的条件语句将产生时序电路。

    答案:组合
  • 名词解释

    FPGA

    答案:现场可编程门阵列
  • 填空题

    你所知道的可编程逻辑器件有(至少两种):()。

    答案:FPGA, CPLD, GAL, PAL

版权所有©考试资料网(ppkao.com) 长沙求知信息技术有限公司 All Rights Reserved

湘公网安备 43010202000353号备案号: 湘ICP备14005140号-2

经营许可证号 : 湘B2-20140064