单项选择题

设计一个组合逻辑电路,输入为一个4位二进制数,当输入能被2或3整除时,要求电路输出端Y输出一个高电平;否则输出低电平。下面电路设计过程中有错误的是(  )。

A.真值表为:
B.设计完成的逻辑图为:
C. 设计完成的逻辑图为:
D.化简后的逻辑函数表达式为:
微信扫码免费搜题