由4片2114(1024×4位的RAM)和3线-8线译码器74LS138组成电路如图所示,试说明扩展的容量有多大?写出2114(2)的地址范围。
利用下降沿JK触发器和附加门设计一三进制同步加法计数器。要求状态为00→01→10→00,且能自启动。 (1)确定触发器的数目,画出状态转换图,写出电路的状态方程; (2)列出电路的驱动方程; (3)检查自启动,画出实现的电路。
同步时序逻辑电路如图所示电路,要求: (1)写出电路的驱动方程; (2)状态方程; (3)画出状态转换真值表; (4)说明电路的逻辑功能; (5)判断电路能否自启动。