如图所示为TTL的TSL门电路,EN=0时,Y为(),EN=1时,Y=()
高阻态;
如图所示,A=0时,Y=();A=1,B=0时,Y=()
由同步十进制加法计数器74LS160构成一数字系统如图所示,假设计数器的初态为0,测得组合逻辑电路的真值表如下所示: