采用脉冲触发的主从J-K触发器和容量为16×8的PROM组成时序逻辑电路,如图1所示。 (1) 求电路的驱动方程、状态方程,绘制状态转换图; (2) 设(Q3Q2Q1Q0)=(0000)为状态S0,经过状态S1, S2, … , Sn-1,循环回到S0;通过Y3Y2Y1Y0 对应输出各状态序号的自然二进制编码,如图2所示;请在图1中用PROM实现该并行输出功能。
采用上升沿触发的D触发器设计一种进制可控的同步加法计数器,按照自然二进制编码进行加法计数;当输入A=0时,为七进制计数器;当A=1时,为五进制计数器;要求具有自启动功能。 (1) 分析设计要求,绘出状态转换图和状态转换表; (2) 求出最简的驱动方程; (3) 进行自启动检查;如果必要,对设计进行修正,使之能够自启动; (4) 绘制设计的电路图。
使用4位同步二进制计数器74161(如图所示),设计一个13进制的计数器;要求计数器必须包括状态0000和1111,并且利用原芯片的进位端C作为13进制计数器的进位输出,可以附加必要的门电路。74161的功能表如表所示。