• 搜标题
  • 搜题干
  • 搜选项
0 / 200字
单项选择题

在多级存储系统中，Cache处在CPU和主存之间，解决 (55) 问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为 (56) 。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送 (57) ：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用 (58) 法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种 (59) 替换算法。

A．主存容量扩充
B．主存和CPU速度匹配
C．多个请求源访问主存
D．BIOS存放
题目列表

你可能感兴趣的试题

单项选择题

现有四级指令流水线分别完成取指、取数、运算、传达结果四步操作。若完成上述操作的时间依次为9ns、10ns、6ns、8ns，则流水线的操作周期应设计为______ ns。

A．6
B．9
C．8
D．10
单项选择题

单指令流多数据流计算机由______。

A．单一控制器、单一运算器和单一存储器组成
B．单一控制器、多个执行部件和多个存储器模块组成
C．多个控制部件同时执行不同的指令，对同一数据进行处理
D．多个控制部件、多个执行部件和多个存储器模块组成：
单项选择题

设某流水线计算机主存的读/写时间为100ns，有一个指令和数据合一的Cache，己知该Cache的读/写时间为10ns，取指令的命中率为98%，取数的命中率为95%。在执行某类程序时，约有1/5指令需要存/取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均访存时间约为______。

A．12ns
B．15 ns
C．18ns
D．120ns
单项选择题

中央处理器CPU中的控制器是由一些基本的硬件部件构成的。______ 不是构成控制器的部件。

A．时序部件和微操作形成部件
B．程序计数器
C．外设接口部件
D．指令寄存器和指令译码器
单项选择题

相连存储器的访问方式是______。

A．先入先出访问
B．技地址访问
C．按内容访问
D．先入后出访问
单项选择题

若指令流水线把一条指令分为取指、分析和执行三部分，且这三部分的时间分别是 t取指=2 ns，t分析=2 ns，t执行=1 ns，则100条指令全部执行完中需______ns。

A．163
B．183
C．193
D．203
单项选择题

若某个计算机系统中FO地址统一编址，则访问内存单元和FO设备是靠 ______来区分的。

A．数据总线上输出的数据
B．不同的地址代码
C．内存与I/O设备使用不同的地址总线
D．不同的指令
单项选择题

使Cache命中率最高的替换算法是______。

A．先进先出算法FIFO
B．随机算法RAND
C．先进后出算法FILO
D．替换最近最少使用的块算法LRU
单项选择题

在32位的总线系统中，若时钟频率为1000MHz，总线上5个时钟周期传送一个32位字，则该总线系统的数据传送速率约为______ MB/s。

A．200
B．600
C．800
D．1000
单项选择题

单个磁头在向盘片的磁性涂料层上写入数据时，是以______ 方式写入的。

A．并行
B．并-串行
C．串行
D．串-并行
单项选择题

在中断响应过程中，CPU保护程序计数器的主要目的是______。

A．使CPU能找到中断服务程序的入口地址
B．为了实现中断嵌套
C．为了使CPU在执行完中断服务程序时能回到被中断程序的断点处
D．为了使CPU与I/O设备并行工作
单项选择题

在单指令流多数据流(SIMD)计算机中，各处理单元必须______。

A．以同步方式，在同一时间内执行不同的指令
B．以同步方式，在同一时间内执行同一条指令
C．以异步方式，在同一时间内执行不同的指令
D．以异步方式，在同一时间内执行同—条指令
单项选择题

______ 不是RISC的特点。

A．指令的操作种类比较少
B．指令长度固定且指令格式较少
C．寻址方式比较少
D．访问内存需要的机器周期比较少
单项选择题

中断响应时间是指______。

A．从中断处理开始到中断处理结束所用的时间
B．从发出中断请求到中断处理结束所用的时间
C．从发出中断请求到进入中断处理所用的时间
D．从中断处理结束到再次中断请求的时间
单项选择题

用作存储器的芯片有不同的类型。可随机读/写，且只要不断电，其中存储的信息就可一直保存的存储器，称为 (38) 。可随机读/写，但即使在不断电的情况下其存储的信息要定时刷新才不致丢失的存储器，称为 (39) 。所存信息由生产厂家用掩膜技术写好后就无法再改变的存储器称为 (40) 。通过紫外线照射后可擦除所有信息，然后重新写入新的信息并可多次进行的存储器，称为 (41) 。通过电信号可在数秒钟内快速删除全部信息，但不能进行字节级别删除操作的存储器，称为 (42) 。

A．RAM
B．VRAM
C．DRAM
D．SRAM
单项选择题

SCSI是一种通用的系统级标准输入/输出接口，其中 (65) 标准的数据宽度16位，数据传送率达20MB/s。大容量的辅助存储器常采用RAID磁盘阵列。RAID的工业标准共有六级。其中， (66) 是镜像磁盘阵列，具有最高的安全性； (67) 是无独立校验盘的奇偶校验码磁盘阵列： (68) 是采用纠错汉明码的磁盘阵列； (69) 则是既无冗余也无校验的磁盘阵列，它采用了数据分块技术，具有最高的I/O性能和磁盘空间利用率，比较容易管理，但没有容错能力。

A．SCSI-Ⅰ
B．SCSI-Ⅱ
C．FASTSCSI-Ⅱ
D．FAST/WIDESCSI-Ⅱ
单项选择题

容量为64块的Cache采用组相连方式映像，字块大小为128个字，每4块为一组。若主存容量为4096块，且以字编址，那么主存地址应该为 (43) 位，主存区号为 (44) 位。

A．16
B．17
C．18
D．19
单项选择题

若磁盘的写电流波形如图2-22所示。图中波形a的记录方式是 (61) ；波形b的记录方式是 (62) 。

A．调频制(FM)
B．改进的调频制(MFM)
C．调相制(PE)
D．不归零制(NRZ)
单项选择题

一般来说，Cache的功能 (46) 。某32位计算机的Cache容量为16KB，Cache块的大小为16 B，若主存与Cache的地址映射采用直接映射方式，则主存地址为1234E8F8 (十六进制)的单元装入的Cache地址为 (47) 。在下列Cache．替换算法中，平均命中率最高的是 (48) 。

A．全部由软件实现
B．全部由硬件实现
C．由硬件和软件相结合实现
D．有的计算机由硬件实现，有的计算机由软件实现
单项选择题

内存按字节编址，地址从A4000H到CBFFFH，共有 (31) 字节。若用存储容量为 32 K×8 bit的存储芯片构成该内存，则至少需要 (32) 片。

A．80K
B．96K
C．160K
D．192K
单项选择题

直接存储器访问(DMA)是一种快速传递大量数据常用的技术。其工作过程大致如下：
(1)向CPU申请DMA传送；
(2)获得CPU允许后，DMA控制器接管 (73) 的控制权；
(3)在DMA控制器的控制下，在存储器和 (74) 之间直接进行数据传送，在传送过程中不需要 (75) 的参与。开始时需提供要传送数据的 (76) 和 (77) 。
(4)传送结束后，向CPU返回DMA操作完成信号。

A．系统控制台
B．系统总线
C．I/O控制器，
D．中央处理器
单项选择题

现采用四级流水线结构分别完成一条指令的取指、指令译码和取数、运算以及送回运算结果四个基本操作，每步操作时间依次为60ns、100ns、50ns和70ns。该流水线的操作周期应为 (20) ns。若有一小段程序需要用20条基本指令完成(这些指令完全适合于在流水线上执行)，则得到第一条指令结果需 (21) ns，完成该段程序需 (22) ns。在流水线结构的计算机中，频繁执行 (23) 指令时会严重影响机器的效率。当有中断请求发生时，采用不精确断点法，则将 (24) 。

A．50
B．70
C．100
D．280
单项选择题

内存按字节编址，地址从A4000H到CBFFFH，共有 (31) 字节。若用存储容量为 32 K×8 bit的存储芯片构成该内存，则至少需要 (32) 片。

A．2
B．5
C．8
D．10
单项选择题

用作存储器的芯片有不同的类型。可随机读/写，且只要不断电，其中存储的信息就可一直保存的存储器，称为 (38) 。可随机读/写，但即使在不断电的情况下其存储的信息要定时刷新才不致丢失的存储器，称为 (39) 。所存信息由生产厂家用掩膜技术写好后就无法再改变的存储器称为 (40) 。通过紫外线照射后可擦除所有信息，然后重新写入新的信息并可多次进行的存储器，称为 (41) 。通过电信号可在数秒钟内快速删除全部信息，但不能进行字节级别删除操作的存储器，称为 (42) 。

A．RAM
B．VRAM
C．DRAM
D．SRAM
单项选择题

若磁盘的写电流波形如图2-22所示。图中波形a的记录方式是 (61) ；波形b的记录方式是 (62) 。

A．调频制(FM)
B．改进的调频制(MFM)
C．调相制(PE)
D．不归零制(NRZ)
单项选择题

用并行处理技术可以缩短计算机的处理时间。所谓并行性，是指 (25) 。可以采用多种措施来提高计算机系统的并行性，它们可分成三类，即 (26) 。提供专门用途的一类并行处理机(亦称阵列处理机)以 (27) 方式工作，它适用于 (28) 。多处理机是目前较高性能计算机的基本结构，它的并行任务的派生是 (29) 。

A．多道程序工作
B．多用户工作
C．非单指令流单数据流方式工作
D．在同一时间内完成两种或两种以上工作
单项选择题

一般来说，Cache的功能 (46) 。某32位计算机的Cache容量为16KB，Cache块的大小为16 B，若主存与Cache的地址映射采用直接映射方式，则主存地址为1234E8F8 (十六进制)的单元装入的Cache地址为 (47) 。在下列Cache．替换算法中，平均命中率最高的是 (48) 。

A．00010001001101(二进制)
B．01 001000110100(二进制)
C．1010001111 1000(二进制)
D．11010011101000(二进制)
单项选择题

SCSI是一种通用的系统级标准输入/输出接口，其中 (65) 标准的数据宽度16位，数据传送率达20MB/s。大容量的辅助存储器常采用RAID磁盘阵列。RAID的工业标准共有六级。其中， (66) 是镜像磁盘阵列，具有最高的安全性； (67) 是无独立校验盘的奇偶校验码磁盘阵列： (68) 是采用纠错汉明码的磁盘阵列； (69) 则是既无冗余也无校验的磁盘阵列，它采用了数据分块技术，具有最高的I/O性能和磁盘空间利用率，比较容易管理，但没有容错能力。
(66

A．RAID0
B．RAIDI
C．RAID2
D．RAID3
E．RAID4
F．RAID5
单项选择题

容量为64块的Cache采用组相连方式映像，字块大小为128个字，每4块为一组。若主存容量为4096块，且以字编址，那么主存地址应该为 (43) 位，主存区号为 (44) 位。

A．5
B．6
C．7
D．8
单项选择题

直接存储器访问(DMA)是一种快速传递大量数据常用的技术。其工作过程大致如下：
(1)向CPU申请DMA传送；
(2)获得CPU允许后，DMA控制器接管 (73) 的控制权；
(3)在DMA控制器的控制下，在存储器和 (74) 之间直接进行数据传送，在传送过程中不需要 (75) 的参与。开始时需提供要传送数据的 (76) 和 (77) 。
(4)传送结束后，向CPU返回DMA操作完成信号。

A．外部设备
B．运算器
C．缓冲
D．中央处理器
单项选择题

现采用四级流水线结构分别完成一条指令的取指、指令译码和取数、运算以及送回运算结果四个基本操作，每步操作时间依次为60ns、100ns、50ns和70ns。该流水线的操作周期应为 (20) ns。若有一小段程序需要用20条基本指令完成(这些指令完全适合于在流水线上执行)，则得到第一条指令结果需 (21) ns，完成该段程序需 (22) ns。在流水线结构的计算机中，频繁执行 (23) 指令时会严重影响机器的效率。当有中断请求发生时，采用不精确断点法，则将 (24) 。

A．100
B．200
C．280
D．400
单项选择题

用作存储器的芯片有不同的类型。可随机读/写，且只要不断电，其中存储的信息就可一直保存的存储器，称为 (38) 。可随机读/写，但即使在不断电的情况下其存储的信息要定时刷新才不致丢失的存储器，称为 (39) 。所存信息由生产厂家用掩膜技术写好后就无法再改变的存储器称为 (40) 。通过紫外线照射后可擦除所有信息，然后重新写入新的信息并可多次进行的存储器，称为 (41) 。通过电信号可在数秒钟内快速删除全部信息，但不能进行字节级别删除操作的存储器，称为 (42) 。

A．EPROM
B．PROM
C．ROM
D．CDROM
单项选择题

一般来说，Cache的功能 (46) 。某32位计算机的Cache容量为16KB，Cache块的大小为16 B，若主存与Cache的地址映射采用直接映射方式，则主存地址为1234E8F8 (十六进制)的单元装入的Cache地址为 (47) 。在下列Cache．替换算法中，平均命中率最高的是 (48) 。

A．先入后出(FILO)算法
B．随机替换(RAND)算法
C．先入先出(FIFO)算法
D．近期最少使用(LRU)算法
单项选择题

用并行处理技术可以缩短计算机的处理时间。所谓并行性，是指 (25) 。可以采用多种措施来提高计算机系统的并行性，它们可分成三类，即 (26) 。提供专门用途的一类并行处理机(亦称阵列处理机)以 (27) 方式工作，它适用于 (28) 。多处理机是目前较高性能计算机的基本结构，它的并行任务的派生是 (29) 。

A．多处理机、多级存储器和互联网络
B．流水结构、高速缓冲和精简指令集
C．微指令、虚拟存储和I/O通道
D．资源重复、资源共享和时间重叠
单项选择题

SCSI是一种通用的系统级标准输入/输出接口，其中 (65) 标准的数据宽度16位，数据传送率达20MB/s。大容量的辅助存储器常采用RAID磁盘阵列。RAID的工业标准共有六级。其中， (66) 是镜像磁盘阵列，具有最高的安全性； (67) 是无独立校验盘的奇偶校验码磁盘阵列： (68) 是采用纠错汉明码的磁盘阵列； (69) 则是既无冗余也无校验的磁盘阵列，它采用了数据分块技术，具有最高的I/O性能和磁盘空间利用率，比较容易管理，但没有容错能力。

A．RAID0
B．RAIDI
C．RAID2
D．RAID3
E．RAID4
F．RAID5
单项选择题

直接存储器访问(DMA)是一种快速传递大量数据常用的技术。其工作过程大致如下：
(1)向CPU申请DMA传送；
(2)获得CPU允许后，DMA控制器接管 (73) 的控制权；
(3)在DMA控制器的控制下，在存储器和 (74) 之间直接进行数据传送，在传送过程中不需要 (75) 的参与。开始时需提供要传送数据的 (76) 和 (77) 。
(4)传送结束后，向CPU返回DMA操作完成信号。

A．外部设备
B．系统时钟
C．系统总线
D．中央处理器
单项选择题

某计算机有14条指令，其使用频度如表2.10所示。这14条指令的指令操作码用等长码方式编码，其编码的码长至少为 (10) 位。若只用两种码长的扩展操作码编码，则其平均码长至少为 (11) 位。
表2.10 指令的使用频度
Ⅰ1 Ⅰ2 Ⅰ3 Ⅰ4 Ⅰ5 Ⅰ6 Ⅰ7 Ⅰ8 Ⅰ9 Ⅰ10 Ⅰ11 Ⅰ12 Ⅰ13 Ⅰ14
0.15 0.15 0.14 0.13 0.12 0.11 0.04 0.04 0.03 0.03 0.02 0.02 0.01 0.01

A．3
B．4
C．5
D．6
单项选择题

某CPU的主振频率为100 MHz，平均每个机器周期包含4个主振周期。各类指令的平均机器周期数和使用频度如表2.9所示，则该计算机系统的速度为平均约 (5) 兆指令/秒。若某项事务处理工作所要执行的机器指令数是控制程序(以访内、比较与转移等其他指令为主)220000条指令和业务程序(以包括乘除在内的算术逻辑运算为主)90000条指令，且指令使用频度基本如表2.9所示，则该计算机系统的事务处理能力约为 (6) 项/秒。若其他条件不变，仅提高主振频率至150 MHz，则此时该计算机速度为平均约 (7) 兆指令/秒，对上述事务的处理能力约为 (8) 项/秒。若主频仍为100 MHz，但由于采用了流水线和专用硬件等措施，使各类指令的每条指令平均机器周期数都变为1.25，则此时计算机的速度平均约 (9) 兆指令/秒。
表2.9 各类指令的平均机器周期数和使用频度
指令类别 平均机器周期数/指令 使用频度
访内存 2.5 25%
一般算术逻辑运算 1.25 40%
比较与转移等 1.5 25%
乘除 15 5%
其他 5 5%

A．1
B．5
C．10
D．15
E．20
F．33.3
G．50
H．66.7
I．100
J．200
单项选择题

计算机执行程序所需的时间P可用P=I*CPI*T来估计，其中I是程序经编译后的机器指令数，CPI是执行每条指令所需的平均机器周期数，T为每个机器周期的时间。RISC计算机采用 (13) 来提高机器的速度，它的指令系统具有 (14) 的特点。指令控制部件的构建， (15) 。RISC机器又通过采用 (16) 来加快处理器的数据处理速度。RISC的指令集使编译优化工作 <17> 。

A．虽增加CPI，但更减少T
B．虽增加CPI，但更减少T
C．虽增加T，但更减少CPI
D．虽增加I，但更减少CPI
单项选择题

用作存储器的芯片有不同的类型。可随机读/写，且只要不断电，其中存储的信息就可一直保存的存储器，称为 (38) 。可随机读/写，但即使在不断电的情况下其存储的信息要定时刷新才不致丢失的存储器，称为 (39) 。所存信息由生产厂家用掩膜技术写好后就无法再改变的存储器称为 (40) 。通过紫外线照射后可擦除所有信息，然后重新写入新的信息并可多次进行的存储器，称为 (41) 。通过电信号可在数秒钟内快速删除全部信息，但不能进行字节级别删除操作的存储器，称为 (42) 。

A．EPROM
B．PROM
C．ROM
D．CDROM
单项选择题

用并行处理技术可以缩短计算机的处理时间。所谓并行性，是指 (25) 。可以采用多种措施来提高计算机系统的并行性，它们可分成三类，即 (26) 。提供专门用途的一类并行处理机(亦称阵列处理机)以 (27) 方式工作，它适用于 (28) 。多处理机是目前较高性能计算机的基本结构，它的并行任务的派生是 (29) 。

A．SISD
B．SIMD
C．MISD
D．MB4D
单项选择题

SCSI是一种通用的系统级标准输入/输出接口，其中 (65) 标准的数据宽度16位，数据传送率达20MB/s。大容量的辅助存储器常采用RAID磁盘阵列。RAID的工业标准共有六级。其中， (66) 是镜像磁盘阵列，具有最高的安全性； (67) 是无独立校验盘的奇偶校验码磁盘阵列： (68) 是采用纠错汉明码的磁盘阵列； (69) 则是既无冗余也无校验的磁盘阵列，它采用了数据分块技术，具有最高的I/O性能和磁盘空间利用率，比较容易管理，但没有容错能力。

A．RAID0
B．RAIDI
C．RAID2
D．RAID3
E．RAID4
F．RAID5
单项选择题

硬磁盘存储器的道存储密度是指 (63) ，而不同磁道上的位密度是 (64) 。

A．沿同磁道每毫米记录的二进制位数
B．同一柱面上的磁道数
C．一个磁道圆周上所记录的二进制位数
D．沿磁盘半径方向单位长度(毫米或英寸时)上的磁道数
单项选择题

现采用四级流水线结构分别完成一条指令的取指、指令译码和取数、运算以及送回运算结果四个基本操作，每步操作时间依次为60ns、100ns、50ns和70ns。该流水线的操作周期应为 (20) ns。若有一小段程序需要用20条基本指令完成(这些指令完全适合于在流水线上执行)，则得到第一条指令结果需 (21) ns，完成该段程序需 (22) ns。在流水线结构的计算机中，频繁执行 (23) 指令时会严重影响机器的效率。当有中断请求发生时，采用不精确断点法，则将 (24) 。

A．1400
B．2000
C．2300
D．2600
单项选择题

直接存储器访问(DMA)是一种快速传递大量数据常用的技术。其工作过程大致如下：
(1)向CPU申请DMA传送；
(2)获得CPU允许后，DMA控制器接管 (73) 的控制权；
(3)在DMA控制器的控制下，在存储器和 (74) 之间直接进行数据传送，在传送过程中不需要 (75) 的参与。开始时需提供要传送数据的 (76) 和 (77) 。
(4)传送结束后，向CPU返回DMA操作完成信号。

A．结束地址
B．起始地址
C．设备类型
D．数据速率
单项选择题

某计算机有14条指令，其使用频度如表2.10所示。这14条指令的指令操作码用等长码方式编码，其编码的码长至少为 (10) 位。若只用两种码长的扩展操作码编码，则其平均码长至少为 (11) 位。
表2.10 指令的使用频度
Ⅰ1 Ⅰ2 Ⅰ3 Ⅰ4 Ⅰ5 Ⅰ6 Ⅰ7 Ⅰ8 Ⅰ9 Ⅰ10 Ⅰ11 Ⅰ12 Ⅰ13 Ⅰ14
0.15 0.15 0.14 0.13 0.12 0.11 0.04 0.04 0.03 0.03 0.02 0.02 0.01 0.01

A．2.8
B．3.4
C．3.8
D．4.2
单项选择题

用作存储器的芯片有不同的类型。可随机读/写，且只要不断电，其中存储的信息就可一直保存的存储器，称为 (38) 。可随机读/写，但即使在不断电的情况下其存储的信息要定时刷新才不致丢失的存储器，称为 (39) 。所存信息由生产厂家用掩膜技术写好后就无法再改变的存储器称为 (40) 。通过紫外线照射后可擦除所有信息，然后重新写入新的信息并可多次进行的存储器，称为 (41) 。通过电信号可在数秒钟内快速删除全部信息，但不能进行字节级别删除操作的存储器，称为 (42) 。

A．E2PROM
B．Flash Memory
C．EPROM
D．Virtual Memory
单项选择题

计算机执行程序所需的时间P可用P=I*CPI*T来估计，其中I是程序经编译后的机器指令数，CPI是执行每条指令所需的平均机器周期数，T为每个机器周期的时间。RISC计算机采用 (13) 来提高机器的速度，它的指令系统具有 (14) 的特点。指令控制部件的构建， (15) 。RISC机器又通过采用 (16) 来加快处理器的数据处理速度。RISC的指令集使编译优化工作 <17> 。

A．指令种类少
B．指令种类多
C．指令寻址方式多
D．指令功能复杂
单项选择题

某CPU的主振频率为100 MHz，平均每个机器周期包含4个主振周期。各类指令的平均机器周期数和使用频度如表2.9所示，则该计算机系统的速度为平均约 (5) 兆指令/秒。若某项事务处理工作所要执行的机器指令数是控制程序(以访内、比较与转移等其他指令为主)220000条指令和业务程序(以包括乘除在内的算术逻辑运算为主)90000条指令，且指令使用频度基本如表2.9所示，则该计算机系统的事务处理能力约为 (6) 项/秒。若其他条件不变，仅提高主振频率至150 MHz，则此时该计算机速度为平均约 (7) 兆指令/秒，对上述事务的处理能力约为 (8) 项/秒。若主频仍为100 MHz，但由于采用了流水线和专用硬件等措施，使各类指令的每条指令平均机器周期数都变为1.25，则此时计算机的速度平均约 (9) 兆指令/秒。
表2.9 各类指令的平均机器周期数和使用频度
指令类别 平均机器周期数/指令 使用频度
访内存 2.5 25%
一般算术逻辑运算 1.25 40%
比较与转移等 1.5 25%
乘除 15 5%
其他 5 5%

A．1
B．5
C．10
D．15
E．20
F．33.3
G．50
H．66.7
I．100
J．200
单项选择题

SCSI是一种通用的系统级标准输入/输出接口，其中 (65) 标准的数据宽度16位，数据传送率达20MB/s。大容量的辅助存储器常采用RAID磁盘阵列。RAID的工业标准共有六级。其中， (66) 是镜像磁盘阵列，具有最高的安全性； (67) 是无独立校验盘的奇偶校验码磁盘阵列： (68) 是采用纠错汉明码的磁盘阵列； (69) 则是既无冗余也无校验的磁盘阵列，它采用了数据分块技术，具有最高的I/O性能和磁盘空间利用率，比较容易管理，但没有容错能力。

A．RAID0
B．RAIDI
C．RAID2
D．RAID3
E．RAID4
F．RAID5
单项选择题

用并行处理技术可以缩短计算机的处理时间。所谓并行性，是指 (25) 。可以采用多种措施来提高计算机系统的并行性，它们可分成三类，即 (26) 。提供专门用途的一类并行处理机(亦称阵列处理机)以 (27) 方式工作，它适用于 (28) 。多处理机是目前较高性能计算机的基本结构，它的并行任务的派生是 (29) 。

A．事务处理
B．工业控制
C．矩阵运算
D．大量浮点计算
单项选择题

硬磁盘存储器的道存储密度是指 (63) ，而不同磁道上的位密度是 (64) 。

A．靠近圆心的密度大
B．靠近外边沿的密度大
C．靠近圆心的密度小
D．靠近半径中间的密度小
单项选择题

直接存储器访问(DMA)是一种快速传递大量数据常用的技术。其工作过程大致如下：
(1)向CPU申请DMA传送；
(2)获得CPU允许后，DMA控制器接管 (73) 的控制权；
(3)在DMA控制器的控制下，在存储器和 (74) 之间直接进行数据传送，在传送过程中不需要 (75) 的参与。开始时需提供要传送数据的 (76) 和 (77) 。
(4)传送结束后，向CPU返回DMA操作完成信号。

A．结束地址
B．设备类型
C．数据长度
D．数据速率
单项选择题

现采用四级流水线结构分别完成一条指令的取指、指令译码和取数、运算以及送回运算结果四个基本操作，每步操作时间依次为60ns、100ns、50ns和70ns。该流水线的操作周期应为 (20) ns。若有一小段程序需要用20条基本指令完成(这些指令完全适合于在流水线上执行)，则得到第一条指令结果需 (21) ns，完成该段程序需 (22) ns。在流水线结构的计算机中，频繁执行 (23) 指令时会严重影响机器的效率。当有中断请求发生时，采用不精确断点法，则将 (24) 。

A．条件转移
B．五条件转移
C．算术运算
D．访问存储器
单项选择题

计算机执行程序所需的时间P可用P=I*CPI*T来估计，其中I是程序经编译后的机器指令数，CPI是执行每条指令所需的平均机器周期数，T为每个机器周期的时间。RISC计算机采用 (13) 来提高机器的速度，它的指令系统具有 (14) 的特点。指令控制部件的构建， (15) 。RISC机器又通过采用 (16) 来加快处理器的数据处理速度。RISC的指令集使编译优化工作 <17> 。

A．CISC更适于采用硬布线控制逻辑，而RISC更适于采用微程序控制
B．CISC更适于采用微程序控制，而RISC更适于采用硬布线控制逻辑
C．CISC和RISC都只采用微程序控制
D．CISC和RISC都只采用硬布线控制逻辑
单项选择题

设有三个指令系统相同的处理机X、Y和乙它们都有4KB的高速缓冲存储器和 32 MB的内存，但是其存取周期都不一样，如表2.11所示(TIC和TIM分别表示I处理机 Cahce存取周期和主存存取周期)。
表2.11 处理机的存取周期
TIC/nx TIM/ms
X 40 1
Y 100 0.9
Z 120 0.8
若某段程序所需指令或数据在Cache中取到的概率为P=0.5，则处理机X的存储器平均存取周期为 (50) ms。假定指令执行时间与存储器的平均存取周期成正比，此时三个处理机执行该段程序由快到慢的顺序为 (51) 。
若P=0.65，则顺序为 (52) 。
若P=0.8，则顺序为 (53) 。
若P=0.85，则顺序为 (54) 。

A．0.2
B．0.48
C．0.52
D．0.6
单项选择题

在多级存储系统中，Cache处在CPU和主存之间，解决 (55) 问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为 (56) 。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送 (57) ：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用 (58) 法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种 (59) 替换算法。

A．主存容量扩充
B．主存和CPU速度匹配
C．多个请求源访问主存
D．BIOS存放
单项选择题

用并行处理技术可以缩短计算机的处理时间。所谓并行性，是指 (25) 。可以采用多种措施来提高计算机系统的并行性，它们可分成三类，即 (26) 。提供专门用途的一类并行处理机(亦称阵列处理机)以 (27) 方式工作，它适用于 (28) 。多处理机是目前较高性能计算机的基本结构，它的并行任务的派生是 (29) 。

A．需要专门的指令来表示程序中并发关系和控制并发执行
B．靠指令本身就可以启动多个处理单元并行工作
C．只执行没有并发约束关系的程序
D．先并行执行，事后再用专门程序去解决并发约束
单项选择题

某CPU的主振频率为100 MHz，平均每个机器周期包含4个主振周期。各类指令的平均机器周期数和使用频度如表2.9所示，则该计算机系统的速度为平均约 (5) 兆指令/秒。若某项事务处理工作所要执行的机器指令数是控制程序(以访内、比较与转移等其他指令为主)220000条指令和业务程序(以包括乘除在内的算术逻辑运算为主)90000条指令，且指令使用频度基本如表2.9所示，则该计算机系统的事务处理能力约为 (6) 项/秒。若其他条件不变，仅提高主振频率至150 MHz，则此时该计算机速度为平均约 (7) 兆指令/秒，对上述事务的处理能力约为 (8) 项/秒。若主频仍为100 MHz，但由于采用了流水线和专用硬件等措施，使各类指令的每条指令平均机器周期数都变为1.25，则此时计算机的速度平均约 (9) 兆指令/秒。
表2.9 各类指令的平均机器周期数和使用频度
指令类别 平均机器周期数/指令 使用频度
访内存 2.5 25%
一般算术逻辑运算 1.25 40%
比较与转移等 1.5 25%
乘除 15 5%
其他 5 5%

A．1
B．5
C．10
D．15
E．20
F．33.3
G．50
H．66.7
I．100
J．200
单项选择题

假设某计算机具有1MB的内存，并按字节编址，为了能存取该内存各地址的内容，其地址寄存器至少需要二进制 (33) 位。为使4字节组成的字能从存储器中一次读出，要求存放在存储器中的字边界对齐，一个字的地址码应 (34) 。若存储周期为200 ns，且每个周期可访问4个字节，则该存储器带宽为 (35) b/s。假如程序员可用的存储空间为4MB，则程序员所用的地址为 (36) ，而真正防问内存的地址称为 (37) 。

A．10
B．16
C．20
D．32
单项选择题

现采用四级流水线结构分别完成一条指令的取指、指令译码和取数、运算以及送回运算结果四个基本操作，每步操作时间依次为60ns、100ns、50ns和70ns。该流水线的操作周期应为 (20) ns。若有一小段程序需要用20条基本指令完成(这些指令完全适合于在流水线上执行)，则得到第一条指令结果需 (21) ns，完成该段程序需 (22) ns。在流水线结构的计算机中，频繁执行 (23) 指令时会严重影响机器的效率。当有中断请求发生时，采用不精确断点法，则将 (24) 。

A．仅影响中断反应时间，不影响程序的正确执行
B．不仅影响中断反应时间，还影响程序的正确执行
C．不影响中断反应时间，但影响程序的正确执行
D．不影响中断反应时间，也不影响程序的正确执行
单项选择题

计算机执行程序所需的时间P可用P=I*CPI*T来估计，其中I是程序经编译后的机器指令数，CPI是执行每条指令所需的平均机器周期数，T为每个机器周期的时间。RISC计算机采用 (13) 来提高机器的速度，它的指令系统具有 (14) 的特点。指令控制部件的构建， (15) 。RISC机器又通过采用 (16) 来加快处理器的数据处理速度。RISC的指令集使编译优化工作 <17> 。

A．多寻址方式
B．大容量内存
C．大量的寄存器
D．更宽的数据总线
单项选择题

在多级存储系统中，Cache处在CPU和主存之间，解决 (55) 问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为 (56) 。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送 (57) ：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用 (58) 法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种 (59) 替换算法。

A．H·TI+T2
B．(1-H·T1)+H·T2
C．T2-H·T1
D．H·T1+(1-H)·T2
单项选择题

设有三个指令系统相同的处理机X、Y和乙它们都有4KB的高速缓冲存储器和 32 MB的内存，但是其存取周期都不一样，如表2.11所示(TIC和TIM分别表示I处理机 Cahce存取周期和主存存取周期)。
表2.11 处理机的存取周期
TIC/nx TIM/ms
X 40 1
Y 100 0.9
Z 120 0.8
若某段程序所需指令或数据在Cache中取到的概率为P=0.5，则处理机X的存储器平均存取周期为 (50) ms。假定指令执行时间与存储器的平均存取周期成正比，此时三个处理机执行该段程序由快到慢的顺序为 (51) 。
若P=0.65，则顺序为 (52) 。
若P=0.8，则顺序为 (53) 。
若P=0.85，则顺序为 (54) 。

A．X、Y、Z
B．X、Z、Y
C．Y、X、Z
D．Y、Z、X
E．Z、X、Y
F．Z、Y、X
单项选择题

计算机执行程序所需的时间P可用P=I*CPI*T来估计，其中I是程序经编译后的机器指令数，CPI是执行每条指令所需的平均机器周期数，T为每个机器周期的时间。RISC计算机采用 (13) 来提高机器的速度，它的指令系统具有 (14) 的特点。指令控制部件的构建， (15) 。RISC机器又通过采用 (16) 来加快处理器的数据处理速度。RISC的指令集使编译优化工作 <17> 。

A．更简单
B．更复杂
C．不需要
D．不可能
单项选择题

某CPU的主振频率为100 MHz，平均每个机器周期包含4个主振周期。各类指令的平均机器周期数和使用频度如表2.9所示，则该计算机系统的速度为平均约 (5) 兆指令/秒。若某项事务处理工作所要执行的机器指令数是控制程序(以访内、比较与转移等其他指令为主)220000条指令和业务程序(以包括乘除在内的算术逻辑运算为主)90000条指令，且指令使用频度基本如表2.9所示，则该计算机系统的事务处理能力约为 (6) 项/秒。若其他条件不变，仅提高主振频率至150 MHz，则此时该计算机速度为平均约 (7) 兆指令/秒，对上述事务的处理能力约为 (8) 项/秒。若主频仍为100 MHz，但由于采用了流水线和专用硬件等措施，使各类指令的每条指令平均机器周期数都变为1.25，则此时计算机的速度平均约 (9) 兆指令/秒。
表2.9 各类指令的平均机器周期数和使用频度
指令类别 平均机器周期数/指令 使用频度
访内存 2.5 25%
一般算术逻辑运算 1.25 40%
比较与转移等 1.5 25%
乘除 15 5%
其他 5 5%

A．1
B．5
C．10
D．15
E．20
F．33.3
G．50
H．66.7
I．100
J．200
单项选择题

假设某计算机具有1MB的内存，并按字节编址，为了能存取该内存各地址的内容，其地址寄存器至少需要二进制 (33) 位。为使4字节组成的字能从存储器中一次读出，要求存放在存储器中的字边界对齐，一个字的地址码应 (34) 。若存储周期为200 ns，且每个周期可访问4个字节，则该存储器带宽为 (35) b/s。假如程序员可用的存储空间为4MB，则程序员所用的地址为 (36) ，而真正防问内存的地址称为 (37) 。

A．最低两位为00
B．最低两位为10
C．最高两位为00
D．最高两位为10
单项选择题

在多级存储系统中，Cache处在CPU和主存之间，解决 (55) 问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为 (56) 。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送 (57) ：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用 (58) 法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种 (59) 替换算法。

A．Cache
B．CPU
C．Cache和CPU
D．Cache或CPU
单项选择题

设有三个指令系统相同的处理机X、Y和乙它们都有4KB的高速缓冲存储器和 32 MB的内存，但是其存取周期都不一样，如表2.11所示(TIC和TIM分别表示I处理机 Cahce存取周期和主存存取周期)。
表2.11 处理机的存取周期
TIC/nx TIM/ms
X 40 1
Y 100 0.9
Z 120 0.8
若某段程序所需指令或数据在Cache中取到的概率为P=0.5，则处理机X的存储器平均存取周期为 (50) ms。假定指令执行时间与存储器的平均存取周期成正比，此时三个处理机执行该段程序由快到慢的顺序为 (51) 。
若P=0.65，则顺序为 (52) 。
若P=0.8，则顺序为 (53) 。
若P=0.85，则顺序为 (54) 。

A．X、Y、Z
B．X、Z、Y
C．Y、X、Z
D．Y、Z、X
E．Z、X、Y
F．Z、Y、X
单项选择题

在多级存储系统中，Cache处在CPU和主存之间，解决 (55) 问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为 (56) 。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送 (57) ：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用 (58) 法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种 (59) 替换算法。

A．写回
B．写通
C．映照
D．特征
单项选择题

某CPU的主振频率为100 MHz，平均每个机器周期包含4个主振周期。各类指令的平均机器周期数和使用频度如表2.9所示，则该计算机系统的速度为平均约 (5) 兆指令/秒。若某项事务处理工作所要执行的机器指令数是控制程序(以访内、比较与转移等其他指令为主)220000条指令和业务程序(以包括乘除在内的算术逻辑运算为主)90000条指令，且指令使用频度基本如表2.9所示，则该计算机系统的事务处理能力约为 (6) 项/秒。若其他条件不变，仅提高主振频率至150 MHz，则此时该计算机速度为平均约 (7) 兆指令/秒，对上述事务的处理能力约为 (8) 项/秒。若主频仍为100 MHz，但由于采用了流水线和专用硬件等措施，使各类指令的每条指令平均机器周期数都变为1.25，则此时计算机的速度平均约 (9) 兆指令/秒。
表2.9 各类指令的平均机器周期数和使用频度
指令类别 平均机器周期数/指令 使用频度
访内存 2.5 25%
一般算术逻辑运算 1.25 40%
比较与转移等 1.5 25%
乘除 15 5%
其他 5 5%

A．1
B．5
C．10
D．15
E．20
F．33.3
G．50
H．66.7
I．100
J．200
单项选择题

假设某计算机具有1MB的内存，并按字节编址，为了能存取该内存各地址的内容，其地址寄存器至少需要二进制 (33) 位。为使4字节组成的字能从存储器中一次读出，要求存放在存储器中的字边界对齐，一个字的地址码应 (34) 。若存储周期为200 ns，且每个周期可访问4个字节，则该存储器带宽为 (35) b/s。假如程序员可用的存储空间为4MB，则程序员所用的地址为 (36) ，而真正防问内存的地址称为 (37) 。

A．20M
B．40M
C．80M
D．160M
单项选择题

设有三个指令系统相同的处理机X、Y和乙它们都有4KB的高速缓冲存储器和 32 MB的内存，但是其存取周期都不一样，如表2.11所示(TIC和TIM分别表示I处理机 Cahce存取周期和主存存取周期)。
表2.11 处理机的存取周期
TIC/nx TIM/ms
X 40 1
Y 100 0.9
Z 120 0.8
若某段程序所需指令或数据在Cache中取到的概率为P=0.5，则处理机X的存储器平均存取周期为 (50) ms。假定指令执行时间与存储器的平均存取周期成正比，此时三个处理机执行该段程序由快到慢的顺序为 (51) 。
若P=0.65，则顺序为 (52) 。
若P=0.8，则顺序为 (53) 。
若P=0.85，则顺序为 (54) 。

A．X、Y、Z
B．X、Z、Y
C．Y、X、Z
D．Y、Z、X
E．Z、X、Y
F．Z、Y、X
单项选择题

在多级存储系统中，Cache处在CPU和主存之间，解决 (55) 问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为 (56) 。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送 (57) ：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用 (58) 法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种 (59) 替换算法。

A．LRU
B．FIFO
C．FILO
D．RANDOM
单项选择题

设有三个指令系统相同的处理机X、Y和乙它们都有4KB的高速缓冲存储器和 32 MB的内存，但是其存取周期都不一样，如表2.11所示(TIC和TIM分别表示I处理机 Cahce存取周期和主存存取周期)。
表2.11 处理机的存取周期
TIC/nx TIM/ms
X 40 1
Y 100 0.9
Z 120 0.8
若某段程序所需指令或数据在Cache中取到的概率为P=0.5，则处理机X的存储器平均存取周期为 (50) ms。假定指令执行时间与存储器的平均存取周期成正比，此时三个处理机执行该段程序由快到慢的顺序为 (51) 。
若P=0.65，则顺序为 (52) 。
若P=0.8，则顺序为 (53) 。
若P=0.85，则顺序为 (54) 。

A．X、Y、Z
B．X、Z、Y
C．Y、X、Z
D．Y、Z、X
E．Z、X、Y
F．Z、Y、X
单项选择题

假设某计算机具有1MB的内存，并按字节编址，为了能存取该内存各地址的内容，其地址寄存器至少需要二进制 (33) 位。为使4字节组成的字能从存储器中一次读出，要求存放在存储器中的字边界对齐，一个字的地址码应 (34) 。若存储周期为200 ns，且每个周期可访问4个字节，则该存储器带宽为 (35) b/s。假如程序员可用的存储空间为4MB，则程序员所用的地址为 (36) ，而真正防问内存的地址称为 (37) 。

A．有效地址
B．程序地址
C．逻辑地址
D．物理地址
单项选择题

假设某计算机具有1MB的内存，并按字节编址，为了能存取该内存各地址的内容，其地址寄存器至少需要二进制 (33) 位。为使4字节组成的字能从存储器中一次读出，要求存放在存储器中的字边界对齐，一个字的地址码应 (34) 。若存储周期为200 ns，且每个周期可访问4个字节，则该存储器带宽为 (35) b/s。假如程序员可用的存储空间为4MB，则程序员所用的地址为 (36) ，而真正防问内存的地址称为 (37) 。

A．指令
B．物理地址
C．内存地址
D．数据地址
微信扫码免费搜题