某 DRAM 芯片，存储容量为 512K×8 位，该芯片地址线和数据线数...

下面关于作为 PC 机内存使用的 ROM 和 RAM 的叙述中，错误的是（）。

A．ROM 和 RAM 都是半导体存储器
B．PC 机关机后，存储在 PC 机 CMOSRAM 中的内容一般不会丢失
C．RAM 芯片掉电后，存放在芯片中的内容会丢失
D．FlashROM 芯片中的内容经一次写入后再也无法更改

下面是有关 DRAM 和 SRAM 存储器芯片的叙述：
Ⅰ ． DRAM 芯片的集成度比 SRAM 高
Ⅱ ． DRAM 芯片的成本比 SRAM 高
Ⅲ． DRAM 芯片的速度比 SRAM 快
Ⅳ． DRAM 芯片工作时需要刷新， SRAM 芯片工作时不需要刷新
通常情况下，错误的是（）。

下列关于主存储器的描述中，正确的是（）。
Ⅰ ． CPU 访存时间由存储器容量决定
Ⅱ ． ROM 和 RAM 在存储器中是统一编址的
Ⅲ． ROM 中任意一个单元可以随机访问
Ⅳ． DRAM 是破坏性读出，因此需要读后重写

A．Ⅰ 和Ⅱ
B．Ⅱ 和Ⅲ
C．Ⅲ和Ⅳ
D．Ⅱ 、 Ⅲ和Ⅳ

单项选择题

如下图所示，若低位地址（A0～A11）接在内存芯片地址引脚上，高位地址（A12～A19）进行片选译码（其中， A14 和 A16 没有参加译码），且片选信号低电平有效，则对下图所示的译码电路，不属于此译码空间的地址是（）。

图 3-1

A．AB000H～ABFFFH
B．BB000H～BBFFFH
C．EF000H～EFFFFH
D．FE000H～FEFFFH

单项选择题

若内存地址区间为 4000H～43FFH，每个存贮单元可存储 16 位二进制数，该内存区域用 4 片存储器芯片构成，则构成该内存所用的存储器芯片的容量是（）。

A．512×16bit
B．256×8bit
C．256×16bit
D．1024×8bit

单项选择题

某机主存容量 64KB，按字节编址。主存地址 0100H 处有一条相对转移指令，指令字长 16 位，其中，第一个字节为操作码，第二个字节为相对位移量（用补码表示），则该指令执行结束后，后继指令的地址范围可能是（）。

A．0000H～FFFFH
B．0080H～017FH
C．0082H～0181H
D．0080H～01FFH

单项选择题

地址总线为 A15（高位）～A0（低位），若用 1K×4 的存储芯片组成 4K 字节存储器，并且以地址总线的高位做片选，则加在各存储芯片上的地址线是（）。

A．A15～A0
B．A11～A0
C．A9～A0
D．A8～A0

单项选择题

设机器字长为 32 位，一个容量为 16MB 的存储器， CPU 按半字寻址，其可寻址的单元数是（）。

2²⁴

2²³

2²²

2²¹

某 256×1 位的存储芯片内部结构为 16×16 的存储元矩阵，且采用“重合法” 的译码驱动方式来选择存储元，则该芯片引脚中地址线的数目为（）。

A．256
B．32
C．16
D．8

单项选择题

若片选地址为 111 时，选定某一 32K×16 的存储芯片工作，则该芯片在存储器中的首地址和末地址分别为（）。

A．00000H， 01000H
B．38000H， 3FFFFH
C．3800H， 3FFFH
D．0000H， 0100H

单项选择题

下列四种存储器中，存取速度最快的是（）。

A．DRAM
B．SRAM
C．掩模式 ROM
D．EPROM

单项选择题

某机字长 32 位，其主存储器容量为 64MB，按字节编址，则该计算机的主存地址寄存器和主存数据寄存器的位数分别为（）。

A．26， 32
B．26， 8
C．22， 32
D．无法确定

单项选择题

某机字长 32 位，它的存储容量为 256MB，按字节编址，则它的寻址范围大小为（）。

A．256MB
B．（256－1） MB
C．64MB
D．（64－1） MB

单项选择题

主存地址寄存器 MAR 的位数与下列哪个寄存器相同？（）

A．主存数据寄存器 MDR
B．程序计数器 PC
C．指令寄存器 IR
D．累加器 AC

单项选择题

半导体随机存储器的访问速度与（）有关。

A．存储芯片的存取周期
B．存储芯片的容量大小
C．所访问存储单元的位置
D．以上都包括

单项选择题

计算机的存储系统采用分级方式是为了（）。

A．减少主机箱的体积
B．操作方便
C．保存大量数据方便
D．解决容量、价格和速度三者的矛盾

单项选择题

需要刷新的存储器是（）。

A．SRAM
B．DRAM
C．ROM
D．上述三种

单项选择题

存储器的存取周期是指（），通常存取周期大于存储器的读出时间。

A．读出一个存储单元所用的时间
B．执行一条指令所用的时间
C．连续两次读写同一存储单元的最小时间间隔
D．时钟周期

单项选择题

若某存储器存储周期为 250ns，每次读出 16 位，则该存储器的数据传输率是（）。

4×10⁶ B／ s

8×10⁶ B／ s

8×2²⁰ B／ s

交叉存储器实质上是（）。

A．一种模块式存储器，能并行执行多个独立的读写操作
B．一种模块式存储器，能串行执行多个独立的读写操作
C．一种整体式存储器，能并行执行多个独立的读写操作
D．一种整体式存储器，能串行执行多个独立的读写操作

单项选择题

双端口存储器所以能高速进行读／写，是因为采用了（）。

A．高速芯片
B．两套相互独立的读写电路
C．流水技术
D．新型器件

单项选择题

双端口存储器在（）情况下会发生读／写冲突。

A．左端口与右端口的地址码不同
B．左端口与右端口的地址码相同
C．左端口与右端口的数据码相同
D．左端口与右端口的数据码不同

单项选择题

一个四体并行的低位交叉编址存储器，每个存储体的存取周期为 200ns，总线传输周期为 50ns，则连续读取 10 个存储字需时（）。

A．2000ns
B．600ns
C．650ns
D．300ns

单项选择题

设存储器容量为 32 字，字长 64 位，模块数 m＝4，存储周期 T＝200ns，数据总线宽度为 64 位，总线传送周期 τ＝50ns。用交叉方式进行组织，交叉存储器的带宽是（）。

32×10⁷ 位／秒

8×10⁷位／秒

73×10⁷ 位／秒

18×10⁷ 位／秒

已知单个存储体的存储周期为 110ns，总线传输周期为 10ns，则当采用低位交叉编址的多模块存储器时，存储体数应（）。

A．小于 11
B．等于 11
C．大于 11
D．大于等于 11

单项选择题

下列有关存储器的说法错误的是（）。

A．访问存储器的请求是由 CPU 发出的
B．Cache 与主存统一编址，即主存空间的某一部分属于 Cache
C．Cache 的功能全由硬件实现
D．Cache～主存层次主要为了解决存储系统的速度问题

单项选择题

某 32 位计算机的 Cache 容量为 16KB， Cache 块的大小为 168，若主存与 Cache 地址映像采用直接映像方式，则主存地址为 0x1234E8F8 的单元装入 Cache 的地址是（）。

A．00010001001101
B．01000100011010
C．10100011111000
D．11010011101000

单项选择题

使 Cache 命中率最高的替换算法是（）。

A．先进先出算法 FIFO
B．随机算法 RAND
C．先进后出算法 FILO
D．替换最近最少使用的块算法 LRU

单项选择题

假设某计算机的存储系统由 Cache 和主存组成，某程序执行过程中访存 1000 次，其中访问 Cache 缺失（未命中） 50 次，则 Cache 的命中率是（）。

A．5％
B．9. 5％
C．50％
D．95％

单项选择题

在 Cache 和主存构成的两级存储系统中， Cache 的存取时间为 100ns，主存的存取时间为 1μs， Cache 访问失败后 CPU 才开始访存。如果希望 Cache-主存系统的平均存取时间不超过 Cache 存取时问的 15％，则 Cache的命中率至少应为（）。

A．95％
B．98％
C．98. 5％
D．99. 5％

单项选择题

在 Cache 和主存构成的两级存储体系中，主存与 Cache 同时访问， Cache 的存取时间是 100ns，主存的存取时间是 1000ns，如果希望有效（平均）存取时间不超过 Cache 存取时间的 115％，则 Cache 的命中率至少应为（）。

A．90％
B．98％
C．95％
D．99％

单项选择题

Cache 常用的写回策略有写直达法和写回法。当采用写回法时，一个 Cache 数据块在（）时写回主存。

A．任何一次写操作数时
B．第一次写操作数时
C．数据块被换出时
D．以上都有可能

单项选择题

某机字长 32 位，主存容量 1MB，按字编址，块长 512B， Cache 共可存放 16 个块，采用直接映射方式，则 Cache 地址长度为（）。

A．11 位
B．13 位
C．18 位
D．20 位

单项选择题

有效容量为 128KB 的 Cache，每块 16 字节， 8 路组相联。字节地址为 1234567H 的单元调入该 Cache，其 Tag 应是（）。

A．1234H
B．2468H
C．048DH
D．12345H

单项选择题

主存储器和 CPU 之间增加 Cache 的目的是（）。

A．解决 CPU 和主存之间的速度匹配问题
B．扩大主存储器容量
C．扩大 CPU 中通用寄存器的数量
D．既扩大主存储器容量，又扩大 CPU 中通用寄存器的数量

单项选择题

在程序的执行过程中， Cache 与主存的地址映象是由（）。

A．操作系统来管理的
B．程序员调度的
C．由硬件自动完成的
D．用户软件完成

单项选择题

一般来讲，直接映象常用在（）。

A．小容量高速 Cache
B．大容量高速 Cache
C．小容量低速 Cache
D．大容量低速 Cache

单项选择题

关于 Cache 的更新策略，下列说法正确的是（）。

A．读操作时，全写法和写回法在命中时应用
B．写操作时，写回法和按写分配法在命中时应用
C．读操作时，全写法和按写分配法在失效时应用
D．写操作时，按写分配法、不按写分配法在失效时应用

单项选择题

在高速缓存系统中，主存容量为 12MB， Cache 容量为 400KB，则该存储系统的容量为（）。

A．12MB＋400KB
B．12MB
C．12MB～I2MB＋400KB
D．12MB－480KB

单项选择题

Cache 存储器的地址映射是由（）完成的。

A．硬件
B．软件
C．操作系统
D．程序员

单项选择题

下面说法正确的是（）。

A．Cache 只能在 CPU 之外
B．Cache 在 CPU 内外都可以
C．Cache 只能在 CPU 之内
D．如果有 Cache， CPU 就不能访问内存

单项选择题

下列因素中，与 Cache 的命中率无关的是（）。

A．主存的存取时间
B．块的大小
C．Cache 的组织方式
D．Cache 的容量

单项选择题

容量为 64 块的 Cache 采用组相联映射方式，字块大小为 128 个字，每 4 块为一组。若主存 4096 块，且以字编址，那么主存地址和主存标记的位数分别为（）。

A．16， 6
B．17， 6
C．18， 8
D．19， 8

单项选择题

在三级存储体系结构中，主存与 Cache 之间的信息调度过程，对（）是不透明的。

A．应用程序员
B．系统程序员
C．操作系统
D．硬件设计人员

单项选择题

下列关于虚拟存储器的论述中，正确的是（）。

A．对应用程序员透明，对系统程序员不透明
B．对应用程序员不透明，对系统程序员透明
C．对应用程序员、系统程序员都不透明
D．对应用程序员、系统程序员都透明

单项选择题

虚拟存储器中虚拟地址的转换是由（）完成的。

A．硬件
B．软件
C．操作系统
D．程序员

单项选择题

采用了虚拟存储器的计算机系统中，逻辑地址与物理地址相比（）。

A．两者位数相等
B．逻辑地址位数多
C．物理地址位数多
D．无法判断

单项选择题

在计算机系统中构成虚拟存储器时（）。

A．只需要一定的硬件资源便可实现
B．只需要一定的软件即可实现
C．既需要软件也需要硬件方可实现
D．既不需要软件也不需要硬件

单项选择题

虚拟存储器中的页表有快表和慢表之分，下面关于页表的叙述中正确的是（）。

A．快表与慢表都存储在主存中，但快表比慢表容量小
B．快表采用了优化的搜索算法，因此查找速度快
C．快表比慢表的命中率高，因此快表可以得到更多的搜索结果
D．快表采用快速存储器件组成，按照查找内容访问，因此比慢表查找速度快

单项选择题

对某一个任意程序，虚拟存储器的主存替换算法中命中率最高的是（）。

A．LRU 算法
B．LRU 算法＋FIFO 算法
C．FIFO 算法
D．不一定

单项选择题

页式虚拟存储管理中，使页冲突概率最低的地址映象方式是（）。

A．段相联映象
B．组相联映象
C．全相联映象
D．直接映象

单项选择题

采用虚拟存储器的主要目的是（）。

A．提高主存的存取速度
B．扩大主存的存贮空间
C．提高外存的存取速度
D．扩大外存的存贮空间

单项选择题

下面说法正确的是（）。

A．虚拟存储器的主要作用是提高计算机表现容量、 Cache 的作用是提高计算机速度
B．虚拟存储器的主要作用是提高计算机速度、 Cache 的作用是提高计算机表现容量
C．虚拟存储器和 Cache 主要作用都是提高计算机表现容量
D．虚拟存储器和 Cache 的主要作用都是提高计算机速度

单项选择题

常用的虚拟存储系统由（）两级存储器组成。

A．主存-辅存
B．快存-主存
C．快存-辅存
D．通用寄存器-主存

单项选择题

相联存储器（TLB）是按（）进行寻址的存储器。

A．地址指定方式
B．堆栈存取方式
C．内容指定方式
D．地址指定与堆栈存取方式结合

某 DRAM 芯片， 存储容量为 512K×8 位， 该芯片地址线和数据线数目为（ ）。

你可能感兴趣的试题

下面关于作为 PC 机内存使用的 ROM 和 RAM 的叙述中， 错误的是（ ）。

下面说法正确的是（ ）。

地址码的位数决定可以直接访问的存储器容量， 当地址码是 10 位二进制数时， 可以访问的主存容量是（ ）。

动态 RAM 的刷新是以（ ）为单位进行的。

以下说法中错误的是（ ）。

某 DRAM 芯片， 存储容量为 512K×8 位， 该芯片地址线和数据线数目为（ ）。

EEPROM 是（ ）制度存储器。

没有外储器的计算机监控程序可以存放在（ ）。

内存按字节编址， 地址从 90000H 到 CFFFFH， 若用存储容量为 16K×8bit 芯片构成该内存， 至少需要的芯片数是（ ）。

存储器进行一次完整的读／ 写操作所需的全部时间称为（ ）。

下列关于主存储器的描述中， 正确的是（ ）。 Ⅰ ． CPU 访存时间由存储器容量决定 Ⅱ ． ROM 和 RAM 在存储器中是统一编址的 Ⅲ． ROM 中任意一个单元可以随机访问 Ⅳ． DRAM 是破坏性读出， 因此需要读后重写

若内存地址区间为 4000H～43FFH， 每个存贮单元可存储 16 位二进制数， 该内存区域用 4 片存储器芯片构成， 则构成该内存所用的存储器芯片的容量是（ ）。

某机主存容量 64KB， 按字节编址。 主存地址 0100H 处有一条相对转移指令， 指令字长 16 位， 其中，第一个字节为操作码， 第二个字节为相对位移量（用补码表示）， 则该指令执行结束后， 后继指令的地址范围可能是（ ）。

地址总线为 A15（高位） ～A0（低位）， 若用 1K×4 的存储芯片组成 4K 字节存储器， 并且以地址总线的高位做片选， 则加在各存储芯片上的地址线是（ ）。

设机器字长为 32 位， 一个容量为 16MB 的存储器， CPU 按半字寻址， 其可寻址的单元数是（ ）。

某 256×1 位的存储芯片内部结构为 16×16 的存储元矩阵， 且采用“重合法” 的译码驱动方式来选择存储元， 则该芯片引脚中地址线的数目为（ ）。

若片选地址为 111 时， 选定某一 32K×16 的存储芯片工作， 则该芯片在存储器中的首地址和末地址分别为（ ）。

下列四种存储器中， 存取速度最快的是（ ）。

某机字长 32 位， 其主存储器容量为 64MB， 按字节编址， 则该计算机的主存地址寄存器和主存数据寄存器的位数分别为（ ）。

某机字长 32 位， 它的存储容量为 256MB， 按字节编址， 则它的寻址范围大小为（ ）。

主存地址寄存器 MAR 的位数与下列哪个寄存器相同？（ ）

半导体随机存储器的访问速度与（ ）有关。

计算机的存储系统采用分级方式是为了（ ）。

需要刷新的存储器是（ ）。

存储器的存取周期是指（ ）， 通常存取周期大于存储器的读出时间。

若某存储器存储周期为 250ns， 每次读出 16 位， 则该存储器的数据传输率是（ ）。

交叉存储器实质上是（ ）。

双端口存储器所以能高速进行读／ 写， 是因为采用了（ ）。

双端口存储器在（ ）情况下会发生读／ 写冲突。

一个四体并行的低位交叉编址存储器， 每个存储体的存取周期为 200ns， 总线传输周期为 50ns， 则连续读取 10 个存储字需时（ ）。

设存储器容量为 32 字， 字长 64 位， 模块数 m＝4， 存储周期 T＝200ns， 数据总线宽度为 64 位， 总线传送周期 τ＝50ns。 用交叉方式进行组织， 交叉存储器的带宽是（ ）。

已知单个存储体的存储周期为 110ns， 总线传输周期为 10ns， 则当采用低位交叉编址的多模块存储器时，存储体数应（ ）。

下列有关存储器的说法错误的是（ ）。

某 32 位计算机的 Cache 容量为 16KB， Cache 块的大小为 168， 若主存与 Cache 地址映像采用直接映像方式， 则主存地址为 0x1234E8F8 的单元装入 Cache 的地址是（ ）。

使 Cache 命中率最高的替换算法是（ ）。

假设某计算机的存储系统由 Cache 和主存组成， 某程序执行过程中访存 1000 次， 其中访问 Cache 缺失（未命中） 50 次， 则 Cache 的命中率是（ ）。

在 Cache 和主存构成的两级存储体系中， 主存与 Cache 同时访问， Cache 的存取时间是 100ns， 主存的存取时间是 1000ns， 如果希望有效（平均） 存取时间不超过 Cache 存取时间的 115％， 则 Cache 的命中率至少应为（ ）。

Cache 常用的写回策略有写直达法和写回法。 当采用写回法时， 一个 Cache 数据块在（ ）时写回主存。

某机字长 32 位， 主存容量 1MB， 按字编址， 块长 512B， Cache 共可存放 16 个块， 采用直接映射方式，则 Cache 地址长度为（ ）。

有效容量为 128KB 的 Cache， 每块 16 字节， 8 路组相联。 字节地址为 1234567H 的单元调入该 Cache，其 Tag 应是（ ）。

主存储器和 CPU 之间增加 Cache 的目的是（ ）。

在程序的执行过程中， Cache 与主存的地址映象是由（ ）。

一般来讲， 直接映象常用在（ ）。

关于 Cache 的更新策略， 下列说法正确的是（ ）。

在高速缓存系统中， 主存容量为 12MB， Cache 容量为 400KB， 则该存储系统的容量为（ ）。

Cache 存储器的地址映射是由（ ）完成的。

下面说法正确的是（ ）。

下列因素中， 与 Cache 的命中率无关的是（ ）。

容量为 64 块的 Cache 采用组相联映射方式， 字块大小为 128 个字， 每 4 块为一组。 若主存 4096 块， 且以字编址， 那么主存地址和主存标记的位数分别为（ ）。

在三级存储体系结构中， 主存与 Cache 之间的信息调度过程， 对（ ）是不透明的。

下列关于虚拟存储器的论述中， 正确的是（ ）。

虚拟存储器中虚拟地址的转换是由（ ）完成的。

采用了虚拟存储器的计算机系统中， 逻辑地址与物理地址相比（ ）。

在计算机系统中构成虚拟存储器时（ ）。

虚拟存储器中的页表有快表和慢表之分， 下面关于页表的叙述中正确的是（ ）。

对某一个任意程序， 虚拟存储器的主存替换算法中命中率最高的是（ ）。

页式虚拟存储管理中， 使页冲突概率最低的地址映象方式是（ ）。

采用虚拟存储器的主要目的是（ ）。

下面说法正确的是（ ）。

常用的虚拟存储系统由（ ）两级存储器组成。

相联存储器（TLB） 是按（ ）进行寻址的存储器。

某 DRAM 芯片，存储容量为 512K×8 位，该芯片地址线和数据线数目为（）。

下面关于作为 PC 机内存使用的 ROM 和 RAM 的叙述中，错误的是（）。

下面说法正确的是（）。

地址码的位数决定可以直接访问的存储器容量，当地址码是 10 位二进制数时，可以访问的主存容量是（）。

动态 RAM 的刷新是以（）为单位进行的。

以下说法中错误的是（）。

某 DRAM 芯片，存储容量为 512K×8 位，该芯片地址线和数据线数目为（）。

EEPROM 是（）制度存储器。

没有外储器的计算机监控程序可以存放在（）。

内存按字节编址，地址从 90000H 到 CFFFFH，若用存储容量为 16K×8bit 芯片构成该内存，至少需要的芯片数是（）。

存储器进行一次完整的读／写操作所需的全部时间称为（）。

下列关于主存储器的描述中，正确的是（）。
Ⅰ ． CPU 访存时间由存储器容量决定
Ⅱ ． ROM 和 RAM 在存储器中是统一编址的
Ⅲ． ROM 中任意一个单元可以随机访问
Ⅳ． DRAM 是破坏性读出，因此需要读后重写

若内存地址区间为 4000H～43FFH，每个存贮单元可存储 16 位二进制数，该内存区域用 4 片存储器芯片构成，则构成该内存所用的存储器芯片的容量是（）。

某机主存容量 64KB，按字节编址。主存地址 0100H 处有一条相对转移指令，指令字长 16 位，其中，第一个字节为操作码，第二个字节为相对位移量（用补码表示），则该指令执行结束后，后继指令的地址范围可能是（）。

地址总线为 A15（高位）～A0（低位），若用 1K×4 的存储芯片组成 4K 字节存储器，并且以地址总线的高位做片选，则加在各存储芯片上的地址线是（）。

设机器字长为 32 位，一个容量为 16MB 的存储器， CPU 按半字寻址，其可寻址的单元数是（）。

某 256×1 位的存储芯片内部结构为 16×16 的存储元矩阵，且采用“重合法” 的译码驱动方式来选择存储元，则该芯片引脚中地址线的数目为（）。

若片选地址为 111 时，选定某一 32K×16 的存储芯片工作，则该芯片在存储器中的首地址和末地址分别为（）。

下列四种存储器中，存取速度最快的是（）。

某机字长 32 位，其主存储器容量为 64MB，按字节编址，则该计算机的主存地址寄存器和主存数据寄存器的位数分别为（）。

某机字长 32 位，它的存储容量为 256MB，按字节编址，则它的寻址范围大小为（）。

主存地址寄存器 MAR 的位数与下列哪个寄存器相同？（）

半导体随机存储器的访问速度与（）有关。

计算机的存储系统采用分级方式是为了（）。

需要刷新的存储器是（）。

存储器的存取周期是指（），通常存取周期大于存储器的读出时间。

若某存储器存储周期为 250ns，每次读出 16 位，则该存储器的数据传输率是（）。

交叉存储器实质上是（）。

双端口存储器所以能高速进行读／写，是因为采用了（）。

双端口存储器在（）情况下会发生读／写冲突。

一个四体并行的低位交叉编址存储器，每个存储体的存取周期为 200ns，总线传输周期为 50ns，则连续读取 10 个存储字需时（）。

设存储器容量为 32 字，字长 64 位，模块数 m＝4，存储周期 T＝200ns，数据总线宽度为 64 位，总线传送周期 τ＝50ns。用交叉方式进行组织，交叉存储器的带宽是（）。

已知单个存储体的存储周期为 110ns，总线传输周期为 10ns，则当采用低位交叉编址的多模块存储器时，存储体数应（）。

下列有关存储器的说法错误的是（）。

某 32 位计算机的 Cache 容量为 16KB， Cache 块的大小为 168，若主存与 Cache 地址映像采用直接映像方式，则主存地址为 0x1234E8F8 的单元装入 Cache 的地址是（）。

使 Cache 命中率最高的替换算法是（）。

假设某计算机的存储系统由 Cache 和主存组成，某程序执行过程中访存 1000 次，其中访问 Cache 缺失（未命中） 50 次，则 Cache 的命中率是（）。

在 Cache 和主存构成的两级存储体系中，主存与 Cache 同时访问， Cache 的存取时间是 100ns，主存的存取时间是 1000ns，如果希望有效（平均）存取时间不超过 Cache 存取时间的 115％，则 Cache 的命中率至少应为（）。

Cache 常用的写回策略有写直达法和写回法。当采用写回法时，一个 Cache 数据块在（）时写回主存。

某机字长 32 位，主存容量 1MB，按字编址，块长 512B， Cache 共可存放 16 个块，采用直接映射方式，则 Cache 地址长度为（）。

有效容量为 128KB 的 Cache，每块 16 字节， 8 路组相联。字节地址为 1234567H 的单元调入该 Cache，其 Tag 应是（）。

主存储器和 CPU 之间增加 Cache 的目的是（）。

在程序的执行过程中， Cache 与主存的地址映象是由（）。

一般来讲，直接映象常用在（）。

关于 Cache 的更新策略，下列说法正确的是（）。

在高速缓存系统中，主存容量为 12MB， Cache 容量为 400KB，则该存储系统的容量为（）。

Cache 存储器的地址映射是由（）完成的。

下面说法正确的是（）。

下列因素中，与 Cache 的命中率无关的是（）。

容量为 64 块的 Cache 采用组相联映射方式，字块大小为 128 个字，每 4 块为一组。若主存 4096 块，且以字编址，那么主存地址和主存标记的位数分别为（）。

在三级存储体系结构中，主存与 Cache 之间的信息调度过程，对（）是不透明的。

下列关于虚拟存储器的论述中，正确的是（）。

虚拟存储器中虚拟地址的转换是由（）完成的。

采用了虚拟存储器的计算机系统中，逻辑地址与物理地址相比（）。

在计算机系统中构成虚拟存储器时（）。

虚拟存储器中的页表有快表和慢表之分，下面关于页表的叙述中正确的是（）。

对某一个任意程序，虚拟存储器的主存替换算法中命中率最高的是（）。

页式虚拟存储管理中，使页冲突概率最低的地址映象方式是（）。

采用虚拟存储器的主要目的是（）。

下面说法正确的是（）。

常用的虚拟存储系统由（）两级存储器组成。

相联存储器（TLB）是按（）进行寻址的存储器。